小瑞同学的博客

64位处理器将两个32位通用寄存器扩展为一个64位寄存器，提供处理64位数据的附加指令，并且可以使用最多64位地址寻址和最多4个EB指令和数据，一般32位即够用。该模块用来作为CPU的内存，可以分成指令和数据两块内存，也可以共享一块内存。若激活，可以使用模式匹配指令pcmpbf，pcmpeq，pcmpne。模式匹配字节查找指令pcmpbf返回找到的第一个字节的位置，提高字符串和模式匹配操作的效率。NONE：将MUL或者DSP48释放，用作其它用途，这样对软核的尺寸影响很小，此时编译器自动使用mul指令。

Coarse rotation：粗旋转，如果关闭，sin、cos、arctan输出的角度将被局限在第一象限（-pi/4，pi/4）。Serial（串行）：相比之下使用更少的逻辑资源，其内部实现的电路规模与输出精度成正比，多周期的吞吐量，即N位宽度的输出需要N个时钟周期延迟才可以实现，并且每N个时钟周期才可以输出一个数据。Optimal：CORDIC核心是通过尽可能多的阶段来实现的，而不需要任何额外的LUTS maximum：CORDIC核心是在每一个shift-add子阶段之后通过管道实现的。

Quad mode：对于标准模式SPI指令，IO0和IO1引脚是单向的，其功能与标准SPI模式下相同；对于四模式SPI指令，IO0、IO1、IO2和IO3引脚是单向或双向的，具体取决于传输命令、地址和数据时使用的内存类型。增强模式：IP核的AXI4-Lite接口被AXI4接口取代，所有寄存器都映射到与AXI4-Lite接口相同的偏移量。对于双模SPI指令，IO0和IO1引脚是双向的，具体取决于所选择的命令类型和内存。ext_spi_clk：该时钟用于SPI接口，应该是SPI接口预期的最大SPI频率的两倍。

摘要：VIO IP核

摘要：介绍了Vivado AXI DataMover IP核的参数配置和接口意义，根据手册阐述了命令接口和状态接口部分字段的含义。

摘要：介绍了Vivado FIFO IP核的配置，通过仿真分析了异步FIFO的读写数据过程。

介绍了乘法器IP核以及复数乘法器IP核的配置，针对不同模式进行了仿真。

摘要：文章介绍了 Vivado FIR IP核的配置，并使用MATLAB工具生成FIR的滤波器系数，对IP核进行了仿真。

摘要：详细介绍了Vivado FFT IP核的参数意义和配置以及IP核的接口意义，对IP核进行了仿真分析。