ylfxhdjn的博客

set_false_path -from [get_clocks CLKA] -to [get_clocks CLKB]set_false_path -from [get_clocks CLKB] -to [get_clocks CLKA]等效于set_clock_groups -group CLKA -group CLKB

module delay #(parameter RST_EN = 0,parameter DLY_CLK = 1,parameter DATA_WIDTH = 8)(input sys_clk ,input rst_n ,input [DATA_WIDTH - 1 : 0] din ,output [DATA_WIDTH - 1 : 0] dout );reg [

module odd_divclk #(parameter DIV = 5 ,parameter DIV_WIDTH = 3)(input clk_in ,input rst_n ,output clk_out);reg [DIV_WIDTH - 1:0] cnt_p = 0;reg [DIV_WIDTH - 1:0] cnt_n = 0;reg clk_p = 0;reg