MCU多核异构通信原理

最新推荐文章于 2025-01-16 22:44:48 发布
最新推荐文章于 2025-01-16 22:44:48 发布
阅读量2.5k 收藏 21
点赞数 16
分类专栏： 智能汽车 文章标签： 嵌入式硬件 汽车
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.youkuaiyun.com/yessunday/article/details/136288693
版权

摘要：

本文结合瑞萨RZ/G2L 多核处理器，给大家讲述一下多核异构设计及通信的原理。

随着电子技术的不断发展，以及市场需求的日益增长，嵌入式系统不仅要求执行复杂的控制任务，还需要实时地采集和处理数据。

为了满足这些需求，多核异构处理器成为了一种流行的解决方案。这类处理器通常结合了ARM架构的A系列核心（用于处理高级计算任务）以及M系列或R系列核心（专注于实时操作）。

图片

在这种架构下，复杂的控制任务可以由搭载Linux的A核心处理，而实时数据的采集和处理则可以交由运行RTOS的M核或R核来完成。

本文结合瑞萨RZ/G2L 多核处理器，给大家讲述一下多核异构设计及通信的原理。

瑞萨多核处理器概述

在传统设计中，两颗芯片之间需要通过外部接口交换大量数据，这不仅占用了宝贵的引脚资源，而且数据传输效率低下。

相反，集成了A核和M核或R核的多核异构处理器利用内部总线结构实现了快速通信，并共享内部资源，从而避免了对外部引脚的占用。

这种多核异构的系统设计不仅降低了通信过程中的信息安全风险，还减少了芯片采购和管理成本，缩减了PCB板的成本和尺寸，并简化了开发流程。

瑞萨RZ/G2L处理器概述

配备双核Arm® Cortex®-A55 (1.2 GHz) CPU和单核Arm® Cortex®-M33 (200 MHz) CPU、3D图形加速引擎和视频编码解码引擎器的通用微处理器。

G2L框图

图片

异构通信机制

异构通信机制（OPENAMP Open Asymmetric Multi-Processing）的方案越来越成熟了。

在RZ/G2L系列的MPU中，我们可以看到多核异构架构的一个实际应用。这款MPU拥有一个大核Cortex-A55，频率高达1.2GHz，能够运行Linux操作系统，以及一个小核Cortex-M33，频率为200MHz，专门用于运行RTOS或裸机(bare-metal)程序。这两个核心之间的异构通信是通过OpenAMP软件框架实现的。

OpenAMP是一个轻量级的通信协议，它使得不同的处理器能够通过共享内存或消息传递机制来进行交流。在一个多核处理系统中，各个处理器可能会运行不同的软件模块，而OpenAMP框架则为这些模块之间的数据交换和协作提供了一种有效的手段。通过这种方式，OpenAMP不仅简化了多处理器间的通信，还增强了整个系统的协同效率和功能性。见图1。

图片

图1

Virtio 虚拟化模块


Virtio是一个共享内存管理的虚拟设备框架，Virtio中的vring是指向数据缓冲区指针的FIFO队列，有两个单向的vring，一个vring专用于发送到远程处理器的消息，另一个vring用于从远程处理器接收的消息， 数据就存放于共享的内存中，即Vring buffers， 一半用于发送，一半用于接收。
 

RPMsg远程处理器消息传递

RPMsg框架位于Virtio的上层，RPMsg（Remote Processor Messaging）框架是一种基于Virtio的消息总线。见图2。

图片

图2

Remoteproc

主处理器上的Linux操作系统可以对远程处理器及其相关软件环境进行生命周期管理，即启动或关闭远程处理器。见图3。

图片

图3

IPCC处理器间通信控制器

MHU（Message Handling Unit）是MPU芯片内的一个IP模块，担任IPCC角色，用于Cortex-A55（CA55）之间或与Cortex-M33（CM33）之间的消息通信。数据传输通过共享内存方式实现。

一个通道由一对数据传输处理寄存器和响应传输处理寄存器组成，共挂载12个通道（CA55 Core0/Core1 CM33，安全和非安全区域）。见图4。

图片

图4

以上介绍了RZ/G2L双核异构的通信方式，同时RZ/G2L产品也提供相应的软件支持。

Multi-os (CA55 Linux + CM33 RTOS)

客户可以使用灵活的软件包（FSP）快速开发应用程序，使用OpenAMP创建与Linux配合使用的应用程序。见图5。

图片

图5

Cortex-M33开发环境

图片

图6

相应硬件板及软件工具可以通过瑞萨官网获得。

JTAG在线调试

当连接JTAG时，必须如下设置DIP SW1。见图7。

图片

图7

CORTEX-M33启动方式

● CM33由CA55加载启动● 引导过程中有多个时间点可以执行此操作：

● Arm Trusted Firmware

 启动CM33的最快方法

 允许将代码加载到安全RAM中

● u-boot -> Multi OS SW package默认方式

 CM33 固件容易更新

 二进制文件存储在u-boot可以访问的文件系统中

● Linux (remoteproc)

 最方便维护，软件升级改动少

共享资源

资源共享时，请注意如下分配

1、引脚复用

2、内存分配

3、外设分配

多域控制器MCU锁步核、多核架构、大容量内存以及高主频介绍
weixin_43199439的博客
03-03 322
现代汽车电子系统对MCU性能安全性和可靠性的要求越来越高。NXP S32K3系列、英飞凌AURIX TC4x系列、瑞萨RH850 U2A/B系列等MCU，结合了多核架构锁步核设计高主频大容量内存及安全功能，为自动驾驶、ADAS、电动汽车等领域提供了强大的计算能力和功能安全保障。这些MCU的设计考虑到了车载系统对实时性功能安全高性能计算和冗余设计的要求，能够有效支持现代汽车电子系统中的复杂任务处理、数据传输和高效控制。
多核处理器通信
xulf466721896的博客
02-15 1582
多核分为两类，AMP——多核异构处理器，一块SoC中包含A核与M核或其它DSP等处理器，各处理器架构、所使用的操作系统均不相同，其作用在于处理器各司其职，完成复杂的功能。SMP——对称多核处理器，一块SoC中的处理器架构均是相同的，主要用于平衡计算资源而设计，共用一个OS；BMP——受限多核处理器，架构与SMP类似，多核共用一个OS，但任务运行时可以指定由哪个核运行。在一些SoC中包含有MailBox的硬件模块，每个核都有一个专属的邮箱，邮件就是消息内容，通过指定接收方就可以将消息传递到指定核。
嵌入式科普(30)一文看懂嵌入式MCU/MPU多核架构与通信
最新发布
cl234583745的博客
01-16 942
同构Cortex-A多核由Linux负责内核通信，IPC进程通信，高性能同构Cortex-M/R多核有多种通信机制，如FreeRTOS SMP、MU、IPC、信号量、Mailbox、共享内存、CPU中断等异构多核通常用AMP等机制。
MCU引入异构内核·，携手Linux变身MPU
llawliet0001的专栏
11-26 1092
导读 集微网报道 从2007年的第一颗STM32F103开始，十二年的发展让STM32家族成为了新世纪最成功的MCU系列。引入多核、扩充外设，STM32的自我升级一直没有停步。现在，引入异构内核即将成为STM32发展史上又一个重要节点，新MPU将在MCU的基础上破壳而出。 STM32家族的最新成员就是整合了Cortex-A和Cortex-M两种不同核心的STM32MP1微处理器系列。 ...
非对称双核MCU基础知识及核间通信
Cabbage_c的专栏
08-02 4503
转载而来，前段时间刚好用到，现在看了很是清晰。 本文从对比两颗分立MCU与单芯片双核MCU开始(以LPC4350为例)，展开介绍了非对称双核MCU的基础知识与重要特点。接下来，重点介绍了核间通信的概念与几种实现方式，尤其是基于消息池的控制/状态通信。然后，对内核互斥、初始化流程等一些重要的细节展开了论述。最后提出了双核任务分工的两种应用模型，并分别举例。 背景与基本概念 在开
【CPU 多核技术】一文带你看懂CPU多核技术- 发展历程及技术细节
qq_45869788的博客
06-10 5854
多核心CPU和SoC是为了满足整机系统对处理能力和处理速度不断提升的需求，在单核心CPU沿着摩尔定律向前发展，受到了芯片功率极限阻碍时，人们不得不选择的一种突破路线。多核心CPU推动着操作系统的更新和升级，操作系统又决定了多核心CPU效能的发挥。多核心CPU技术的难点是多核心之间的信息传递、数据同步和任务调度等。系统性能优劣不能只考虑CPU核心数量，还要考虑操作系统、调度算法、应用和驱动程序等。多核心CPU技术和FinFET等3D芯片技术可以看作是延续摩尔定律生命的两大关键技术。
MCU 多核通信
lbaihao的专栏
09-23 899
逐飞LPC55S69 IOT开发板之双核通讯的一些想法和测试 - LPC - 恩智浦技术社区
MCX N94x/54x高度集成的多核MCU
mftang的博客
05-23 1651
本文主介绍NXP最新的MCU（MCX N94x/54x高度集成的多核MCU）的相关特性。MCX N94x和N54x采用两个高性能Arm®Cortex®-M33内核，运行频率高达150MHz，提供2MB闪存 以及可配置的带完整ECC的RAM、DSP协处理器、并集成了eIQ Neutron NPU。当今技术发展日新月异，非常有必要对各类新款的MCU有个好的认识，便于在实际的工作和学习上跟上时代的步伐，升级自己的知识体系。
多核时代下的MCU
嵌入式Linux
02-26 817
多核时代似乎终于到来了今天在FreeRTOS官网看到一篇博文《Introducing the FreeRTOS Symmetric Multiprocessing (SMP) Github Branch》，大概说的是FreeRTOS现在支持SMP（对称多处理器）了，已经在GitHub发布源码。原文大意随着半导体工艺提升，集成电路中晶体管尺寸不断缩小并接近物理极限，在过去十年里，我们都习惯了复杂性和...
Davinci的异构多核间通信基础组件SysLink
好久都没有更新博客喽，工作原因只能总结在内部机上：-（
03-09 2755
感谢原作者robin19890305的经验分享。 ======================================================================================================= 转载请注明原文地址：http://blog.youkuaiyun.com/crushonme/article/details/10287693
Dialog半导体公司蓝牙低功耗无线多核MCU系列——DA1469x
01-19
SmartBond:trade_mark:产品线成员，提供基于集成ARM Cortex M33的专用应用处理器等先进特性。      中国北京，2019年2月25日 – 高度集成定制和可配置电源管理、AC/DC电源转换、充电和蓝牙低功耗技术供应商Dialog半导体公司（德国证券交易所交易代码：DLG）今日宣布，推出其、功能丰富的无线连接多核微控制器单元（MCU）SmartBond:trade_mark: DA1469x蓝牙低功耗SoC系列。该新产品系列包括4个型号，建立在Dialog SmartBond:trade_mark:产品线的成功基础之上，为广泛的IoT连网消费类应用提供更强大的处理能力、更多资源、更大的覆盖范围、和更长的电池续航能力。
6678多核间通信
09-01
6678多核间通信
非对称双核MCU的应用
05-08
在应用非对称双核MCU时，核心间通信是关键技术之一。为了实现高效的内核间通信，开发者们可以采用基于消息池的控制/状态通信方式。这种方式通过共享内存空间实现快速消息传递，可以有效地协调不同核心之间的任务执行...
嵌入式中的多核开发和核间通信总结
qq_28576837的博客
09-24 2419
而如果采用高速并口，则占用管脚多，硬件成本将会增加。在M核，将Virtio移植，并使用简化版的RPMsg，因为涉及到互斥锁和信号量，最终使用FreeRTOS完成过程的封装，流程框图如下方所示。处理器支持消息传递单元（MessagingUnit，简称MU）功能模块，通过MU传递消息进行通信和协调，芯片内的M控制核和A处理核通过通过寄存器中断的方式传递命令，最多支持4组MU双向传递消息，既可通过中断告知对方数据传递的状态，也可发送最多4字节数据，还可在低功耗模式下唤醒对方，是保证双核通信实时性的重要手段。
到底什么是 AI Engine？多核异构计算核心
嵌入式系统项目分享
03-19 1571
想象一下： 清晨有智能语音助手轻声唤醒你 工作时，人工智能助你高效办公 约会时，人工智能为你“出谋划策” 当手机里加持了人工智能 未来充满无限可能 最近几年，人工智能应用日益普及，个人语音助手一类的人工智能应用，为我们带来了令人惊叹的体验。为了让你更好地用上人工智能，我们在今年 MWC 上推出了Qualcomm人工智能引擎 AI Engine。 然而……到底什么是 AI Engine？简单说，AI...
IPC多核异构核间通信机制
alivelang的博客
07-17 2660
在多核异构系统中，核间通信很重要，此处以TI-AM62X系列开发板为例进行说明。AM62X系列有A53主核与M4F和R5F远程核心。在M4F核中可以依赖Remoteproc/RPMsg驱动程序和IPC驱动程序远程启动或关闭核心（这需要相关的IPC_Notify设置），A53核通过Remoteproc驱动启动M4F，M4F通过IPC驱动与A53核建立通信，双方使用RPMsg驱动收发信息。
多核异构处理器A核与M核通信过程
usstmiracle的博客
08-10 2198
例如，ARM的big.LITTLE架构就采用了基于共享内存的通信方式，让高性能的big核和低功耗的LITTLE核可以共享同一块DDR内存，并通过缓存一致性协议来保证数据的正确性。例如，Linux系统中的RPMsg框架就是一种基于消息传递的通信方式，它允许本地处理器与系统上可用的远程处理器通信，基于virtio框架实现了基于不同通道的通信。例如，STM32MP1系列芯片中的IPCC外设就是一种基于中断或信号量的通信方式，它提供了六个双向通道信号，用于处理器间的数据交换的通知。
自动驾驶系列—自动驾驶MCU架构全方位解析：从单核到多核的选型指南与应用实例
u013889591的专栏
10-01 2888
随着自动驾驶技术的不断进步，电子控制单元（ECU）在汽车中的应用越来越多，而微控制器（MCU）作为ECU的核心处理器，在自动驾驶系统中发挥着至关重要的作用。MCU的架构和性能直接关系到自动驾驶系统的稳定性和可靠性。本文将为大家详细介绍自动驾驶MCU的架构、工作原理、选型指南以及典型的应用场景，帮助您全面了解如何选择适合自动驾驶应用的MCU架构。MCU作为自动驾驶系统的重要组成部分，承担着关键的控制与执行任务。
freertos多核调度
01-08
### FreeRTOS 多核调度机制与实现 #### 中断处理和内核架构差异 所有运行 FreeRTOS 的 MCU 架构都能够处理中断，但与中断进入和中断优先级分配相关的细节因 MCU 的架构而异[^1]。这意味着不同类型的多核处理器可能具有不同的硬件特性来支持中断管理。 对于多核系统而言，FreeRTOS 支持两种主要模式下的操作： - **对称多处理(SMP)**：在这种配置下，多个相同的核心共享相同的内存空间并可以执行同一份操作系统实例的任务。然而，值得注意的是，标准版本的 FreeRTOS 并不直接提供完整的 SMP 调度器；而是通过第三方扩展或修改版才能获得这种功能。 - **不对称多处理(AMP)**：这里每个核心独立运作着自己的 RTOS 实例或是裸机程序，它们之间仅通过特定接口通信协作完成复杂应用需求。这种方式更贴近于实际产品开发中的常见做法，在某些情况下也更容易移植现有单片机项目到多核平台上去。 #### 异构多核的支持 考虑到现代 SoC 设计中经常采用大小核（Big.LITTLE）架构的情况——即在一个芯片上集成高性能的大核以及低功耗的小核组合工作以达到性能与能耗之间的平衡优化目的——Nvidia 曾经在其 Tegra 3 SoC 上实现了类似的低功率伴随核心方案[^2]。针对此类结构特点，开发者可以根据具体应用场景灵活调整任务分布策略，比如将实时性强、计算密集型的工作交给大核承担，而对于那些相对简单的后台维护类作业则安排给小核去负责。 为了适应上述各种情况，当在多核环境中部署 FreeRTOS 时，通常会采取如下措施之一来进行有效的跨核资源管理和负载均衡： - 使用消息队列或其他形式的消息传递机制让各个 CPU 核心间能够安全可靠地交换数据； - 借助事件标志组(Event Groups) 或者信号量(Semaphores)，使得某个线程可以在一个核心上等待另一个核心产生的条件满足后再继续前进； - 利用软件定时器(Timers) 和回调函数(Callback Functions), 安排周期性的活动跨越不同CPU单元同步发生。 ```c // 创建用于两个核心间通讯的消息队列 QueueHandle_t xQueue = xQueueCreate(10, sizeof(uint8_t)); if (xQueue != NULL){ // 向队列发送消息 BaseType_t xStatus; uint8_t ucMessageToSend = 99; xStatus = xQueueSendToBack(xQueue, &ucMessageToSend, portMAX_DELAY); } ```
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

yessunday

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付：¥1
获取中
扫码支付

您的余额不足，请更换扫码支付或充值

打赏作者

实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值