推荐几个让人受益匪浅的FPGA开源项目

已于 2025-06-13 10:36:25 修改
阅读量1.2k 收藏 24
点赞数 15
文章标签： fpga开发 AGM芯片 单片机
于 2025-03-04 10:42:21 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.youkuaiyun.com/xinxingzhe5127/article/details/146008399
版权

  想学习FPGA的朋友，但苦于找不着优质的项目，这篇文章希望可以帮到你，以下四个项目不仅是github的高⭐项目，在学习的过程中自己也收益匪浅，已帮大家筛选

 基于FPGA的CNN(卷积神经网络)加速

引言：

    CNN（卷积神经网络）是一种深度学习架构，广泛应用于图像识别、分类和处理任务。它通过卷积层提取图像中的局部特征，利用池化层降低特征维度，再通过全连接层进行分类或回归。CNN能够自动学习图像中的特征，无需人工提取，具有强大的表征能力。其典型结构包括输入层、多个卷积层和池化层，以及输出层。常见的CNN模型有LeNet、AlexNet、VGG、ResNet等。

项目链接：

https://github.com/hunterlew/convolution_network_on_FPGA

1.项目描述

        该项目是使用 ISE 14.7 软件和 vertix-7 FPGA 构建的。它执行具有某些加速策略的 7 层网络前向计算。首先，使用 MatConvNet 在 MSTAR 数据集上训练 SAR 目标分类网络并使用early-stop。然后，使用 Matlab 生成的COE 文件将权重和输入转换为 FPGA。接下来，设计原生 verilog 编写的模型来完成前向计算。该系统使用 16 位固定点数据来保持精度。结果证明，每张图像的成本不到 1ms，性能优于其他计算平台。

2.加速方案

    为了在 FPGA 资源和速度之间进行权衡，考虑到第一个卷积层中 inputs 的大小和权重更大，第一个卷积 层使用 shift-register 结构进行加速。其他卷积层层仅使用 pipe-line 结构。请注意，有 18 个文件以 m_conv_1 命名，表示第一个卷积层中有 18 个 shift-registers。对于带宽限制，第二个卷积层使用通道分组并行化方案。我使用 v7-415t 和 v7-485t FPGA 进行比较，它们根据不同的资源量使用不同的组号（4 vs 1）。您可能会注意到文件 CNN_top.v 中的方案，其中信号 'ram_ready' 控制通道分组和合并。

3.推荐原因

    学习该项目可以详细了解FPGA实现CNN网络加速的过程，设计过程中要考虑的量化、流水线划分、并行结构设计，如何平衡速度和面积等等都有涉及

基于FPGA的FOC电机控制算法

引言：

    FOC（磁场定向控制）是一种先进的电机控制技术，主要用于三相交流电机（如无刷直流电机 和永磁同步电机）。其核心是将电机的定子电流分解为磁通分量（d轴电流）和转矩分量（q轴电流），并通过Park和Clark变换将三相交流系统转换为直流系统（dq域），实现独立控制，其广泛应用于电动汽车、工业自动化、机器人等领域

项目链接：

https://github.com/WangXuan95/FPGA-FOC

1.项目描述

     该项目基于FPGA实现 FOC(磁场定向控制 )。它使用角度传感器（如磁性编码器）实现了一个完整的电流回路，可以执行扭矩控制，可用于驱动永磁同步电机 （PMSM） 或无刷直流电机 （BLDC）。

图片

项目系统图

2.推荐原因

    项目涉及SPI，I2C等低速接口协议设计，还有丰富的电机控制算法的verilog实现，诸如PID、SVPWM、正余弦计算、PARK变换等等。所有代码都是用纯 RTL 编写的，可以很容易移植到任意厂家的FPGA。

基于AXI4接口的UART协议模块

引言：

    UART是一种用于设备间串行通信的协议。它通过两条数据线（RX接收、TX发送）实现数据的异步传输，无需共享时钟信号。数据以帧的形式发送，包含起始位、数据位（通常为8位）、可选的校验位和停止位。UART适用于低速应用，配置简单，支持全双工通信。

    AXI是AMBA协议家族中的一种高性能总线标准，用于SoC设计中连接高速组件。它支持多个独立通道（如写地址、写数据、写响应、读地址、读数据），允许突发传输和多个未完成事务，从而提高数据传输效率。

项目链接：

https://github.com/WangXuan95/FPGA-UART

1.项目描述

该项目设计了3个核心模块：

  • UART 接收器 (uart_rx.v): 具有 AXI-stream 主端口，可以接收 UART 数据并通过 AXI-stream 协议输出。

  • UART 发射器 (uart_tx.v):  具有 AXI-stream从端口，可以接收 AXI 流数据并通过 UART 输出。

  • UART 转 AXI4_FULL协议(uart2axi4.v):  它可以从主机 PC 接收 UART 命令，进行 AXI4 总线读写，并将结果反馈给主机 PC。它是调试 SoC 系统的强大工具。

图片

2.推荐原因

    UART是常用的调试接口，基础但是重要，AXI是SOC系统互联总线协议，学习该项目可以同时掌握UART协议收发逻辑设计以及AXI4总线协议。

基于ZYNQ的ISP图像处理

引言：

    图像信号处理器（Image Signal Processor，简称 ISP）是一种专门用于处理图像信号的芯片或电路模块。

项目链接：

https://github.com/bxinquan/zynq_cam_isp_demo

1.项目描述

    基于zynq-7020(正点原子启明星+OV5640)实现了ISP图像处理(将ov5640的ISP关闭，在7020上实现ISP功能)，输出到LCD和HDMI。

    涉及的处理模块包括坏点校正、黑电平校正、拜耳降噪、数字增益、去马赛克、白平衡增益、色彩校正矩阵、色彩空间转换、Gamma校正、2d降噪、边缘增强。

2.推荐原因

    ISP（图像信号处理器）是图像处理的关键组件，负责将传感器的RAW数据转换为高质量的图像。本项目较全面实现了ISP的算法模块，并且这些模块在FPGA板上成功运行，利用FPGA的并行处理能力，显著提升了图像处理的效率和质量。

优秀的 Verilog/FPGA开源项目介绍（二十五）- FPGA图像处理库
OpenFPGA的博客
06-06 8701
今天介绍几个和图像处理的项目，废话不多说，我们开始吧~FPGA-Imaging-Libraryhttps://github.com/dtysky/FPGA-Imaging-Library介绍一个开源的FPGA图像处理库。F-I-L是一个FPGA平台的开源的图像处理库，已经拥有了许多常用操作，并在不断更新中。这些操作被以IP核的形式进行了封装，遵循同一种规范化的接口，同时具...
优秀的IC/FPGA开源项目(一)-FPGA+CMOS+USB/SD架构开源项目
OpenFPGA的博客
08-29 2825
优秀的IC/FPGA开源项目(一)-FPGA+CMOS+USB/SD架构开源项目《优秀的IC/FPGA开源项目》是新开的系列，旨在介绍单一项目，会比《优秀的 Verilog/FPGA开源项目》内容介绍更加详细，包括但不限于综合、上板测试等。两者相辅相成，互补互充~在《优秀的 Verilog/FPGA开源项目介绍（二十六）- ISP (图像信号处理)》我们介绍了一个ISP架构，FPGA基于VDMA实...
在FPGA中实现信号处理算法成为有吸引力
07-13
过去十几年，通信与多媒体技术的快速发展极大地扩展了数字信号处理（DSP）的应用范围。眼下正在发生的是，以更高的速度和更低的成本实现越来越复杂的算法，这是针对高级信息服更高带宽以及增强的多媒体处理能力等需求的日益增加的结果。一些高性能应用正在不断发展，其中包括高级有线和无线音频、数据和视频处理。
FPGA_DisplayPort 开源项目教程
gitblog_00920的博客
08-10 645
FPGA_DisplayPort 开源项目教程 项目地址:https://gitcode.com/gh_mirrors/fp/FPGA_DisplayPort 1. 项目介绍 FPGA_DisplayPort 是一个用于现场可编程门阵列（FPGA）的开源DisplayPort协议实现项目。它支持多种分辨率如800x600，以及不同的数据传输速率，可在Xilinx Artix-7和Spartan-6...
开源 FPGA 技术新星：OpenFPGA
gitblog_01248的博客
10-18 635
开源 FPGA 技术新星：OpenFPGA OpenFPGA An Open-source FPGA IP Generator 项目地址: https://gitcode.com/gh_mirrors/op/OpenFPGA ...
开源FPGA/CPLD工具链项目——openfpga
gitblog_00055的博客
05-26 907
开源FPGA/CPLD工具链项目——openfpga 项目地址:https://gitcode.com/gh_mirrors/ope/openfpga 1、项目介绍 openfpga 是一个面向多设备家族的开源FPGA/CPLD工具链项目，旨在为开发者提供一种自由、灵活的方式来设计和实现可编程逻辑器件。目前，该项目对Silego GreenPAK4的支持最为成熟，同时也在积极发展中，以支持Xili...
FPGA-tidbits 开源项目教程
gitblog_00490的博客
09-22 1018
FPGA-tidbits 开源项目教程 fpga-tidbits Chisel components for FPGA projects 项目地址: https://gitcode.com/gh_mirrors/fp/fpga-t...
优秀的 Verilog/FPGA开源项目介绍（二十一）- 卷积神经网络（CNN）
OpenFPGA的博客
05-16 5572
介绍在深度学习中，卷积神经网络（CNN或ConvNet）是一类人工神经网络（ANN），最常用于分析视觉图像。CNN 也称为移位不变或空间不变人工神经网络(Shift Invariant or Space Invariant Artificial Neural Networks ,SIANN )，它基于卷积核或滤波器的共享权重架构，沿输入特征滑动并提供称为特征映射的平移等变...
想用FPGA加速神经网络，这两个开源项目你必须要了解
OpenFPGA的博客
01-10 4870
优秀的 Verilog/FPGA开源项目介绍（十五）- 加速神经网络的必备开源项目之前介绍的项目《优秀的 Verilog/FPGA开源项目介绍（十四）- 使用FPGA实现LeNet-5 深...
优秀的 Verilog/FPGA开源项目介绍（二十九）- 开源网站
OpenFPGA的博客
07-20 3233
介绍之前介绍的开源项目都偏向理论，那有没有一些开源项目可以参考学习呢？下面我们就介绍几个开源网站，网站上会经常有一些开源项目，涉及各种各样的项目：SDR、图像处理、古老CPU复现。。。Hacksterhttps://www.hackster.io/推荐专栏：https://www.hackster.io/xilinxhttps://www.hackster.io/inte...
open-source-fpga-resource:与开源FPGA项目相关的资源列表
04-01
开源FPGA基金会的相关项目 硬件基础架构 OpenFPGA项目 屡获殊荣的开源FPGA IP生成器，支持高度可定制的同类FPGA架构Github存储库： ： 工装 Verilog到路由（VTR）项目 Verilog到路由（VTR）项目是一项全球性的合作，旨在为进行FPGA体系结构和CAD研究与开发提供一个开放源代码框架。 VTR设计流程将数字电路的Verilog描述和目标FPGA架构的描述作为输入。 Github存储库： : Symbiflow SymbiFlow是用于多家供应商的FPGA开发的完全开源工具链。 目前，它针对Xilinx 7系列，莱迪思iCE40，莱迪思ECP5 FPGA，QuickLogic EOS S3，并正在逐步扩展以提供全面的端到端FPGA综合流程。 主页： ： 优思 Yosys是Verilog RTL综合的框架。 它目前具有广泛的Verilog
fpga高手做过的例程，包括完整的项目
04-17
网上有名的fpga高手的例程：从零开始走进FPGA-例程汇总
优秀的 Verilog/FPGA开源项目介绍（五）- USB通信
OpenFPGA的博客
11-01 2225
优秀的 Verilog/FPGA开源项目介绍（五）- USB通信USB是我们生活中非常非常常见的接口，鼠标、键盘以及常见的U 盘等，可以说现在的USB设备已经渗透到生活中的方方面面，下面就...
优秀的 Verilog/FPGA开源项目介绍（十二）- 玩FPGA不乏味
HackEle的博客
01-22 3101
点击蓝字关注我们关注、星标公众号，精彩内容每日送达 来源：网络素材优秀的 Verilog/FPGA开源项目介绍（十二）- 玩FPGA不乏味Hello，大家好，之前给大家分享了大约一百多个关于FPGA的开源项目，涉及PCIe、网络、RISC-V、视频编码等等，这次给大家带来的是不枯燥的娱乐项目，主要偏向老的游戏内核使用FPGA进行硬解，涉及的内核数不胜数，主要目标是高的可实现性及复现性。因为是娱乐项...
优秀的 Verilog/FPGA开源项目介绍（三十七）- MATH库
OpenFPGA的博客
06-19 1188
DSP介绍数字信号处理（ Digital Signal Processing)技术广泛地应用于通信与信息系统、信号与信息处理、自动控制、 雷达、军事、航空航天、医疗、家用电器等许多领域。DSP 技术可以快速地对采集的信号进行量化、变换、滤波、估值 、增强、压缩、识别等处理，以得到符合需要的信号形式。而用FPGA进行数字信号处理的核心就是数学运算，今天介绍几个和FPGA进行数学运算的相关开源项目。F...
优秀的 Verilog/FPGA开源项目介绍（十一）- SPI/SPI FLASH/SD卡
OpenFPGA的博客
12-13 2059
优秀的 Verilog/FPGA开源项目介绍（十一）- SPI/SPI FLASH/SD卡0 官网https://www.spi-inc.org/https://www.2spi.com/...
优秀的 Verilog/FPGA开源项目介绍（二十二）- SystemVerilog常用可综合IP模块库
OpenFPGA的博客
05-05 1816
SystemVerilog常用可综合IP模块库想拥有自己的SystemVerilog IP库吗？设计时一个快捷键就能集成到自己的设计，酷炫的设计你也可以拥有！每个公司应该都会维护属于自己公司风格的IP库，作为个人学习或者持续使用的方式，这种方法很有用。今天肯定不是分享我司的IP库，而是一个开源库，每个人都可以使用、维护或者修改，当然作为学习（多人维护）也是不可多得的资料。...
优秀的 Verilog/FPGA开源项目介绍（三十一）- OFDM
OpenFPGA的博客
08-08 2007
OFDM介绍在电信领域，正交频分复用技术( OFDM - orthogonal frequency-division multiplexing ) 是一种数字传输类型，在多个载波频率上对数字数据进行编码的方法。OFDM 已发展成为一种流行的数字通信方案，用于数字电视和音频广播、DSL 互联网接入、无线网络、电力线网络和4G / 5G移动通信等应用。OFDM 是一种频分复用...
题目：开源项目推荐：FPGA上的MIPI CSI-2接收器与USB 3.0 UVC视频流解决方案
gitblog_00008的博客
05-08 740
题目：开源项目推荐：FPGA上的MIPI CSI-2接收器与USB 3.0 UVC视频流解决方案 去发现同类优质开源项目:https://gitcode.com/ 1、项目简介 这是一个由Gaurav Singh创建并维护的开源项目，它提供了一个在FPGA上实现的MIPI CSI-2接收器，并通过Cypress FX3接口将高达2Gbps的视频流转换为USB 3.0 UVC设备。这个项目特别之处在...
fpga开源项目
最新发布
03-08
### FPGA 开源项目概述 开源社区提供了大量高质量的FPGA相关项目资源，这些项目不仅有助于学习者理解硬件描述语言(HDL)，还能够为实际工程应用提供有价值的参考。谷歌推出的OpenTitan是一个重要的安全芯片设计开源平台[^1]。 ### 示例代码与资源推荐 #### OpenTitan 安全芯片项目 该项目旨在创建一个透明且可验证的安全芯片架构。其Verilog代码库包含了丰富的模块化组件，适合深入研究现代SoC的设计方法： ```verilog // Example of a simple register module from the OpenTitan project module prim_generic_reg #( parameter int Width = 8, parameter bit ResetValue = 0 )( input clk_i, input rst_ni, input logic [Width-1:0] d_i, output logic [Width-1:0] q_o ); always_ff @(posedge clk_i or negedge rst_ni) begin : p_flop if (!rst_ni) begin q_o <= ResetValue; end else begin q_o <= d_i; end end endmodule ``` 此段代码展示了如何定义一个简单的寄存器模块，在复位信号有效时初始化状态，并在时钟上升沿更新数据输入到输出端口。 #### PCIe通信接口实现 另一个值得关注的是关于PCle通信协议的相关开源工作，这类项目通常涉及复杂的高速串行链路管理及事务层处理逻辑[^4]。虽然具体代码片段未在此展示，但读者可以访问GitHub等平台上查找更多细节。 #### FPGA-CAN 控制器开发实例 针对特定应用场景如汽车电子领域，则有基于FPGA构建的轻量化CAN总线控制器方案可供借鉴。该类项目强调高效的数据传输机制并保持较低功耗特性[^3]: ```verilog // Simplified version of an FPGA-based CAN controller's receive buffer implementation module can_rx_buffer ( input wire clk, // Clock signal input wire reset, // Asynchronous reset (active low) input wire rx_data_valid,// Data valid indicator from receiver input wire [7:0] data_in,// Received byte stream output reg full // Buffer status flag ); reg [7:0] buf[0:9]; // Internal storage array with size=10 bytes integer ptr; // Pointer index variable always @(posedge clk or negatedge reset) begin if(!reset) begin full <= 0; ptr <= 0; end else if(rx_data_valid && !full) begin buf[ptr] <= data_in; ptr <= ptr + 1; if(ptr >= 9) begin full <= 1'b1; end end end endmodule ``` 上述例子简化了接收缓冲区的功能，用于存储通过CAN网络接收到的消息帧。 ###
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值