xidian_hxc的博客

一、CORDIC IP 计算相位值(Arc Tan)参考:1、Cordic v6.0 IP CORE使用说明2、使用Xilinx CORDIC IP核 生成正余弦波输入：复数据实部虚部，输入格式：IMAG(31:16)，REAL(15:0)；范围：−1≤x or y≤1-1 \leq x \ or \ y \leq 1−1≤x or y≤1输出：相位，输出格式：PHASE(15:0)；范围：−π≤x≤π-\pi\leq x\leq \pi−π≤x≤π

一、Matlab FIR 滤波器定点系数导出及 Vivado FIR 滤波器 IP核 生成参见基于vivado的fir ip核的重采样设计与实现[1]，这里不再赘述。本文默认读者对Vivado按钮分布比较了解，不再讲解按钮位置。二、部分问题及解决方法（本文例程是对数据上采样滤波）1、文件准备IP核生成【位于：Sources->Hierarchy->Design Sour...

一、新建工程参见 玩转Zynq连载17——新建Vivado工程，这里不再另行说明。更改编辑器 Tools→settings→TextEditor→CurrentEditorTools\rightarrow settings\rightarrow Text Editor \rightarrow Current EditorTools→settings→TextEditor→CurrentEdi...

之前刚入门的时候一直以为没有例程，之后看了一篇IP核生成的文章，过程中发现是有实例化模板文件的，摘录一下分享。即在图中所示的位置：veo后缀为Verilog实例模板...

MathWork官方回复的解决方法：How to configure Xilinx Vivado 2017.2 System Generator for Matlab2017b?简单来说就是在Vivado安装路径：1、找到ml_supported.xml文件；例如：D:\Xilinx\Vivado\2019.1\data\sysgen\sg_config\ml_supported.x...