21天学会PCIe专栏（2.2）--PCIe物理层

最新推荐文章于 2025-03-28 00:25:20 发布

xiaoheshang_123

最新推荐文章于 2025-03-28 00:25:20 发布

阅读量511

点赞数 9

分类专栏： 21天学会PCIe 文章标签： pcie

版权

175 篇文章 ¥29.90 ¥99.00

订阅专栏

下面是“21天学会PCIe”专栏的第四天内容，详细介绍PCIe的物理层。物理层是PCIe架构中最底层的部分，负责信号的物理传输和时钟同步。通过本节的学习，你将详细了解物理层的组成、功能和工作机制。

欢迎来到“21天学会PCIe”专栏的第四天。今天我们将会详细介绍PCIe的物理层。物理层是PCIe架构中最底层的部分，负责信号的物理传输和时钟同步。通过本节的学习，你将了解物理层的组成、功能和工作机制。

定义：
- 物理层是PCIe架构中最底层的部分，负责信号的物理传输和时钟同步。
- 物理层的主要任务是确保数据在发送端和接收端之间可靠传输。
组成：
- lane：PCIe的基本传输单位，每个lane包含一对差分信号线（发送和接收）。
- 连接器：PCIe设备通过标准连接器（如x1、x4、x8、x16）连接到主板。
- 收发器：负责信号的发送和接收。

差分信号：
- 定义：差分信号是指使用一对导线传输信号，其中一个导线传输正信号，另一个导线传输负信号。
- 优点：差分信号具有较高的抗干扰能力和较长的传输距离，可以有效减少电磁干扰和共模噪声的影响。
引脚定义：
- 发送引脚：TX+ 和 TX-，用于发送差分信号。
- 接收引脚：RX+ 和 RX-，用于接收差分信号。
- 参考地：GND，用于提供参考电平。
编码方式：
- 8b/10b编码：早期版本的PCIe（如PCIe 1.0和2.0）使用8b/10b编码，每个8位数据编码为10位符号，增加冗余以提高传输可靠性。
- 128b/130b编码：PCIe 3.0及以后版本使用128b/130b编码，提高传输效率，减少编码开销。
时钟同步：
- 源同步：发送端和接收端通过共享时钟信号实现同步。
- 弹性缓冲区：用于吸收时钟偏差，保证数据的正确传输。
- PLL（Phase-Locked Loop）：锁相环电路用于生成和同步时钟信号。

反射：
- 定义：反射是指信号在传输线路上遇到阻抗不匹配时产生的回波。
- 影响：反射会导致信号失真，影响数据传输的可靠性。
- 解决方案：通过合理的设计和匹配阻抗来减少反射。
串扰：
- 定义：串扰是指相邻信号线之间的电磁干扰。
- 影响：串扰会导致信号失真和误码率增加。
- 解决方案：通过合理的布局和屏蔽措施来减少串扰。
衰减：
- 定义：衰减是指信号在传输过程中能量的损失。
- 影响：衰减会导致信号强度减弱，影响传输距离。
- 解决方案：通过选择合适的材料和设计合理的传输线路来减少衰减。

配置阶段：
- 定义：链路初始化的第一个阶段，链路两端进行配置协商，确定传输参数（如速度、宽度）。
- 过程：通过发送和接收配置消息，双方协商链路的工作模式。
训练序列：
- 定义：训练序列是一系列已知的信号模式，用于校准链路。
- 目的：通过发送训练序列，接收端可以调整接收器参数，确保信号质量。
- 过程：发送端发送训练序列，接收端接收并分析，调整接收器参数。