30、数字系统测试模式生成全解析

数字系统测试模式生成全解析

1. 测试序列与CMOS测试问题

测试序列的确定细节可在相关资料中找到。每对重叠的向量可视为一个初始化向量后接一个测试向量，用于检查输出从0到1或从1到0的正确上拉或下拉情况。若已知n输入网络中所有门的精确晶体管配置，所需的向量可能少于 (n2^n - 1) 个。

CMOS测试问题与CMOS门由p通道和n通道逻辑两个对偶部分组成这一事实密切相关。一半出现逻辑故障而另一半无故障的情况可能最为常见，这就导致了双极型和nMOS逻辑中不存在的测试问题。例如，CMOS传输门和触发器中的开路故障问题似乎未被专门研究，或者至少未公开发表相关内容。总体而言，由于其双重性质，CMOS被认为是最难彻底测试的数字技术。

大多数定制IC供应商并未专门解决开路存储故障问题，尽管CMOS是主流逻辑技术。不过，有几点需要注意：
- 固定故障模型与实际电路故障可能毫无关联，固定故障测试无法提供关于故障电路具体问题的可靠诊断信息。
- 一组固定故障测试无法使电路经历所有可能的逻辑状态。

但实践表明，若考虑电路中每个节点的单固定故障，这些测试将能覆盖大多数其他可能的电路故障。因此，固定故障模型在行业中广泛用于为数字电路和印刷电路板推导测试模式。不过，可编程逻辑器件（PLD）的测试向量生成可能有不同的基础。

2. 测试模式生成概述

测试模式生成是为测试给定数字系统（无论是印刷电路板组件还是定制IC）而生成所需测试模式的设计过程。如前文所述，穷举测试通常耗时过长，因此通常寻求减少测试集。不过，如果为测试目的将大型电路划分为较小部分，就有可能对每个小部分进行穷举测试，这样就不存在测试模式生成问题。