wkonghua的博客

本文介绍了在Windows系统中设置Vivado默认版本的方法，以便在打开Vivado工程文件时自动调用指定版本。通过修改注册表中的 Vivado.Project.1 相关项，可以将默认路径指向所需的Vivado版本路径。操作步骤包括打开注册表编辑器、定位到相关注册表项、修改默认路径，并验证设置是否生效。文章还提供了注意事项，提醒用户谨慎操作注册表并备份，以确保系统安全。

对CPLD器件的介绍和选型仍然以主流厂商Xilinx和Altera的器件为例进行简单介绍。FPGA与CPLD的辨别和分类主要是根据其结构特点和工作原理。近些年，随着FPGA工艺不断发展，有逐步取代CPLD的趋势，从Xilinx和Altera官网可以查到近十年来CPLD几乎没有推出新的产品，而FPGA则在不断推陈出新，很多在以前CPLD的优势也已逐渐被FPGA追平并超越。目前CPLD逐步没了存在感，FPGA优势和性价比更高，因此在选型时如果能满足需求的话可以考虑使用FPGA替代。

器件选型是件很严肃的事情，既要考虑性能又要兼顾成本，还要考虑长期供货的稳定性，因此很考验工程师的知识广度储备。本文主要对FPGA/CPLD的选型方法做了简单介绍，同时对市场主流的xilinx和altera的系列产品做了个简单说明，具体信息可以分别登录各公司官网根据选型手册查阅。

近些年CPLD和FPGA的内部结构和工艺界限越来越模糊，逐渐被FPGA取代，并且随着工艺的发展，目前FPGA已经达到20nm以下制造工艺了，并且FPGA集成度更高，功耗更低，性能更优。FPGA基于SRAM工艺，集成度更高，可以轻松做到几十万门甚至几百万门千万门的芯片规模，最新的FPGA产品已经超过千万门的规模。8、由于结构的差异，CPLD更适合完成的是复杂的组合逻辑，如编、译码的工作。4、CPLD的安全性更高，由于配置芯片的存在，FPGA的保密性就会比CPLD略差，逻辑数据有可能被读取。

vivado工程使用tcl命令清理工程，使用命令：reset_project即可实现。

vivado工程版本升级时相关IP版本IP Status显示Using cached IP results

Verilog语言中按位取反和逻辑取反"~"和"!"的区别

使用vivado2018.2版本调用modelsim仿真，其中工程的仿真为系统级仿真，PL侧包含整个系统工程的所有逻辑代码以及对PS侧的system配置（bd）。在配置好仿真环境以后，通过vivado调用modelsim时，出现了以下报错：# ** Error: ../../../../ZC702.srcs/sources_1/bd/system/ipshared/03a9/hdl/axi_protocol_checker_v2_0_vl_rfs.sv(5554): (v...

一、ISE14.7版本软件在Win10（64位）系统上安装后出现闪退现象： 在Win10系统上安装完ISE14.7版本的软件后，在打开ISE软件后，新建工程的时候会出现闪退现象，这是由于Win10系统和ISE14.7不能完全兼容造成的，解决这个问题的方法步骤如下： 1、找到程序安装路径下的这两个文件夹： X:\Xilinx\14.7\ISE_DS\ISE\lib\nt64 X:\Xilinx\14.7\ISE_...

在使用cadence 17.2版本的OrCAD Capture CIS时，如果打开浏览器，那么浏览器（我用的搜狗）会不停的弹出空白网页，网址显示为，网页信息为一串字符好空白信息。这时，我们需要通过设置来阻止网页的不停弹出，设置方法如下： 1、设置搜狗浏览器打开方法为以管理员身份运行此程序： ...

Mif Maker2010的使用方法Posted on2012-12-11 20:56BitArt阅读(7022) 评论(0)编辑收藏1.打开软件，【文件】/【新建】；2.设置全局参数：3.生成波形：　　以生成正弦波为例：【设定波形】/【正弦波】4.修改波形：【手绘波形】/【线条】，鼠标左键选择两个起点，鼠标右键结束，即可绘制任意波形。绘制完毕...