32、高速PRBS生成器与VLSI乘法器架构解析

高速PRBS生成器与VLSI乘法器架构解析

1. 4 × 20 Gb/s 29 - 1 PRBS生成器

在高速数字电路测试中，伪随机二进制序列（PRBS）生成器起着至关重要的作用，特别是在测试高速数模转换器（DAC）时。多通道复用技术旨在生成4个去相关的序列，以高效地覆盖所有转换，从而全面测试高速DAC的动态性能。

• 多通道复用技术原理

  • 对于m位DAC的详尽测试，多通道复用技术有两个关键要求：
    • 每个通道的时钟周期应间隔一个以上的时钟周期。
    • 复用操作应应用于≤2m位的线性反馈移位寄存器（LFSR），且该LFSR应具有最少数量的异或门，以确保最大限度地利用D触发器的输出，减少电路复杂度。
  • 例如，在测试4位DAC时，如果4位PRBS生成器的输出延迟一个时钟周期输入到DAC，由于有两位固定，只能覆盖总转换的一半。而当每个MUX输出间隔2个时钟周期时，需要2n × 2n = 22n PRBS生成器才能覆盖n位DAC的所有转换。因此，对于4个输出通道，需要28 - 1 PRBS生成器。其特征方程为：
    [x^8 + x^6 + x^5 + x^4 + 1 = 0]
  • 然而，这个28 - 1 PRBS生成器的4个抽头会使电路变得复杂，关键路径包含2个异或门。为了进一步优化，选择了29 - 1 PRBS生成器，其特征方程为：
    [x^9 + x^5 + 1 = 0]
  • 29 - 1 PRBS生成器的抽头数量减少，降低了电