【多功能数字频率计 FPGA】- 基于ISE+VHDL编程

【多功能数字频率计 FPGA】- 基于ISE+VHDL编程

在现代电子学中，频率计是一种必须的工具。无论是在工业生产、科研领域还是日常生活，频率计都扮演着重要的角色。而在数字技术日新月异的今天，数字频率计已经成为了主流。

本文将介绍一款基于ISE+VHDL编程的多功能数字频率计FPGA，该设备可以实现多种频率测量和计数功能。

设计思路：
计数器是数字频率计中用来进行频率测量的核心部件。我们采用的是基于FPGA的计数器，将时钟信号输入到FPGA开发板的引脚上，经过预处理后存储到计数器中。当输入信号的周期等于计数器中存储的数值时，计数器中数值累加并清零，从而实现测量频率的目标。

同时，为了提高设备的多样性，我们还加入了PLD/DDL测量模式、PWM信号输出等功能，满足不同场景下的需求。

VHDL代码实现：

1. 时钟分频

--生成50MHz的时钟信号
signal clk : in std_logic;
signal cnt_en, rst: in std_logic;
signal clk_1Hz : out std_logic;
signal clk_10Hz : out std_logic;
signal clk_100Hz : out std_logic;

...
clk_1Hz <= clk_10Hz;
clk_10Hz <= clk_100Hz;
clk_100Hz <= clk / 500000;

--计数器控制
if (cnt_en = '1') and (rst = '0') then
    if (cnt < (50000000/2)) then
        cn