- 博客(30)
- 收藏
- 关注
RSS订阅原创 硬件工程师面试常见问题（4）
对于电源电路,由于整个PCB板上的噪声都加到了它的上面,包括了低频噪声和高频噪声要对电源噪声实现比较好的滤波效果,滤波电路必须在较宽的频率范围内对噪声呈现低阻抗,单独用一种电容是达不到这种效果的,必须采取大的电解电容(或钽电容)并联贴片小电容的方式。PCB 设计 (布局，规则，布线) PCB 检查 -- 生成制版文件 --- 贴片坐标文件 - BOM。红、黄、橙、黄绿的vf是1.8-2.4V，绿、蓝、白的vf是2.4~3.6V。原理图设计 ---PCB 设计 -- 制版 -- 贴片 -- 调试。
2025-04-21 10:46:08
98
原创 硬件工程师面试常见问题（3）
因为二极管的电压隆恒定，所以当流过二极管的电流很大的时候，原本在二极管上很小的电压再乘以电流之后，输出的电压很低的时候，这时候的二极管的小电压降就占了很大的比重，它的消耗功率就很可观了，所以在大电流的时候效率就会减低了。在输入电压比较高的时候使用是比较好的，因为在输出电压高时，二极管的正向导通压价所占的比重就很小，对效率的影响就比较低，而且它的电路结构比较简单，不需要外加控制电路，生产的工艺流程也会比较简单。磁珠的主要原料为铁氧体。负载需要的电流，比如负载需要2A，那么所选电源芯片是否有2A的输出能力；
2025-04-19 15:41:30
465
原创 硬件工程师面试常见问题（2）
竞争冒险笼统概念：信号从输入到输出的过程中，在不同通路上经过的门的级数数不同，或者各个门电路平均延迟时间不同，就存在着竞争，并可能出现冒险。就是因信号传输延迟时间不同，而引起输出逻辑错误的现象。详细概念：在组合电路中，信号经由不同的路径达到某一会合点点的时间有先有后的现象；由于竞争而引起电路输出发生瞬间错误。表现为输出端出现了原设计中没有的窄脉冲 (毛刺)。有冒险一定有竞争但是反过来就不一定了。怎么判断？代数法检查检查表达式是否可在一定条件下成为上图两种情况卡诺图检查。
2025-04-17 18:00:54
937
原创 硬件工程师面试常见问题（1）
（1）建立时间 (SetupTime) 是指在时钟上升沿到来之前数据必须保持特稳定的时间。（2）保持时间 (Hold time) 是指在时钟上升沿到来以后数据必须保持稳定的时间。建立时间和保持时间都是为了输出的正确性而存在的。线与逻辑是多个输出信号相连可以实现与的功能。如图：解释：上图多个信号连在一起，全部为逻辑1时右边mos管导通，只要有一个为逻辑0，右边mos管都不导通。注：不要妄想用两个逻辑门相连实现线与逻辑，可能会出现短路的情况。
2025-04-15 16:20:20
767
原创 三极管和mos管看点，分类和应用
作用2三极管的寄生电容，因为有寄生电容，寄生电容通过 PN 节放电时，会产生 B 的集电极电流，这股电流可以持续一段时间。b 极电阻给了一个放电的另外通路，但同时也会提高高电平时输入的功耗，可以提高开关的速率。RDS (ON) 表示 MOS 的导通电阻，通常导通电阻越小越好，其决定 MOS 的导通损耗，导通电阻越大损耗越大。开关时间越长，开关损耗越大，导通损耗就小，反之开关时间越短，开关损耗越小，导通损耗越大。ID： 表示漏极可承受的持续电流值，如果流过的电流超过该值，会引起击穿的风险。
2025-04-07 14:19:22
878
原创 二极管看点，种类和选型
伏安特性曲线：二极管的击穿分为两种：齐纳击穿：是可逆的，即当外加电压撤除后，器件的特性可以恢复。稳压二极管雪崩击穿：不可逆，击穿的外加电压值，称为击穿电压。
2025-04-06 14:45:51
606
原创 磁珠的介绍
磁珠：磁珠是一种阻抗随频率变化的电阻器；铁氧体磁珠的工作原理是通过阻抗吸收并发热的形式将不需要频段的能量耗散掉，从而滤除噪声。磁珠的作用也是滤波，但与电容和电感不同的是，磁珠在一定频带内能反射噪声，在一定频带内还能吸收噪声并转换为热能。在转折点以下成感性，转折点以上成阻性，再谐振频率点往后就成容性了。蓝线和绿线的交点（二战转折点）， 蓝线和红线时谐振频率点。我们所需的频率要远小于这个点， 噪声频率要大于转折点。磁珠常串联在电子线路中，用于抑制线路中的噪声。（a) 不需要的信号的频率范围为多少；
2025-04-05 16:20:27
105
原创 电感的看点，种类和选型
品质因数（Q）：品质因数定义为电感存储能量与消耗能量的比值，即线圈的感抗与线圈直流内阻之比；Q的值越大，则电感器的功率损耗越小。（2）（DCR）直流电阻过大，（ACR）交流电阻过大，但交流电阻只在纹波电流很大时考虑。磁芯损耗不过关注不大。（2）在电气特性图通过已知电感值，选择，要注意看电感的额定电流和直流内阻（DCR），电流对电感值的影响。（3）如果选择高频用电感器还要关注谐振频率，频率对电感值的影响，频率对DCR的影响。（1）选择器件的额定电流没选好，电路使用的电流，和电感的额定电流相近，甚至超过。
2025-04-05 15:05:06
248
原创 电容的看点，种类和选型
这种电容器性能较稳定，随温度、电压时间的改变，其特有的性能变化并不显著著，属稳定电容材料类型，使用在隔直流、耦合、旁路、滤波电路及可靠性要求较高的中中高频电路中。NP0 又名 COG, 电气性能最稳定，基本上不随温度、电压、时间的改变，属超稳定型、低损耗电容材料类型，适用在对稳定性、可靠性要求较高的高高频、特高频、甚高频电路中。聚合物钽电容高分子电容：它是将银电容或铝电解电容的负极材料换成高导电性的高分子聚合物，大部分聚合物电容的阳极是烧结钽，仅少部分的阳极为铝箔。随着容量的增大，产品的 ESR 将变小；
2025-04-05 12:29:28
859
原创 电阻的看点，种类及选型
温度系数差异：同时厚膜电阻的温度系数上很难控制，一般较大，同样的的，薄膜电阻则可以做到非常低的温度系数，这样电阻阻值随温度变化非常小，阻值稳定可靠。比如又对于一些对阻值不敏感的应用场合，如上拉或下拉电阻，可以选取 BOM 中已有的电阻，以降低 BOM 中的元件种类。阻值，精度，额定功率， 封装，额定电压，最高工作电压，温度系数，老化系数：电阻器在额定功率长期负荷下，阻值相对变化的百分数；特点：体积小，噪声低，稳定性好，但成本较高。特点：耐潮湿，高温，温度系数小，体积小，精度高，稳定性和高频性能好。
2025-04-03 16:21:57
597
原创 网口电路设计
主要关注的点，网线接口的闪烁灯，闪烁所表示的意思，以及网口内部接口线路设计时要注意别看错了。网口特点：高速，低延时，稳定性，可维护性，层次结构。注：我们主要的设计也是在PHY的外围电路进行设计。PHY实际上就是ADC/DAC电路。对上面原理图的介绍：以后再补。
2025-03-28 17:19:45
165
原创 USB接口设计
USB的英文全称为Universal Serial Bus，通用串行总线，它是一种快速的，双向的，同步传输的，可进行热插拔的串行接口。速度快是USB技术的突出特点之一。
2025-03-28 14:53:05
315
原创 I2C接口电路设计
前两个问题导致的原因是设备中有多个I2C接口，没有使用的接口要上拉，如果没上啦，可能受到电路的影响，或者单片机认为没使用的接口也要用，就一起初始化了而产生问题。开漏输出能输出的有效电平只有逻辑电平0，逻辑电平1只能表现为悬浮状态，为了能进行逻辑通信，所以在需要输出逻辑电平1的情况下，加上上拉电阻，实现输出逻辑电平1.对于电容值他受板子面积，总线上的设备数量，走线，芯片输入电容相加，再加上走线带来的杂散电容，所以不好改变，也改变不了多少，所以只能改变下电阻值。一般是2.2k，3k，4.7k。
2025-03-27 15:19:04
367
原创 RS485&422电路设计
因为RS232电路不满足要求了。RS232的缺点：（1）传输速率低。（2）抗噪声干扰弱。（3）传输距离有限，实际上只能用在15米左右。（4）只能点对点传输。所以出现了RS485和422串口电路。 如图： 上图中上面那个运放管为RS485&422的驱动器，采用的是差分传输，即当A端输入3.3V，B端输入为0，那么AB之间的电压差为3.3V所以逻辑信号为1，差分传输信号的稳定性，可靠性都更好。如图：上图中下面那个运放管为RS485&422的接收器，采用差分传输，当 AB之间电压差大于200mV就为逻辑1，小于-
2025-03-26 18:35:58
459
原创 RS232接口介绍与电路设计
由时序图得，在发送空闲时，发送端TX常常处于高阻态，目的时防止电路中其他部分干扰，使TX发出错误的信号。(6) V+和V-是芯片里面的升压电路，在DIN到DOUT过程中会存在升压，使输出正确的逻辑电平。（4）FORCEON和FORCEOFF，是芯片的电源管理控制引脚，类似于电脑的省电模式，平衡模式。DSR：数据设备就绪；当设备A的RTS和CTS与B设备的RTS和CTS对应连在一起了，他的数据发送流程为。还有5引脚连接，和9引脚连接的。总之：要设计，就要会看手册，知道每个引脚的作用，和驱动的方式；
2025-03-26 16:10:18
413
原创 DC-DC设计实际应用
根据电压启动需要的次序设置几个电源模块的SS的电容。（设计时要确认词电源模块是否输出所要电压，注意LTM4620的第二路采用差分输入时，Vout要小于3.3V）。重负载采用连续模式，纹波小，电源动态响应好（如果采用BURST/Pulse-Skipping模式会造成输出电源纹波大，动态 响应差的情况）。10：track的设置：如果两路有依存关系，使用track设置启动方式，亦可以使用一路的PG接到另一路的RUN脚来控制启动次序。9：PhaseMd的设置：如果使单片使设置两路输出的相差。
2025-03-25 16:22:25
253
原创 DC-DC电源设计要点（2）
第一步:通过开关频率，得到剪切频率Fco，上文提到了剪切频率是开关频率的1/10~1/20，这里从手册中就得到了剪切频率最高是25KHz。意义：表征开关电源的稳定度，如相位裕量或增益裕量不够，则可能因温度，PCB布局布线以及器件个体差异等影响，使系统进入不稳定或震荡的状态；（3）二极管的导通频率要合适，上图因为DC-DC的开关频率为570KHz，所以二极管的导通频率要快，就选用肖特基二极管。PB：表示需要提升的相位，就是要满足这样的剪切频率，和相位裕量，还需要提升的相位。
2025-03-25 15:02:11
407
原创 DC-DC电源设计要点（1）
注：启动设置要根据你设计的电路里各个模块需要的启动次序来设计，使不同模块在正确的时间上电；在用DC芯片时，我们有设计需求，如当升到多少电压时我们让芯片启动， 降到多少电压时我们判定芯片掉电，要实现这两个电压的需求就要靠上图Ren1和Ren2两个电阻实现。Vref：表示电阻R6上面那个结点的电压，即为引脚VSENCE上的电压，上图为0.8V；该案例为输入电压为12V，输出电压为3.3V，输出电流为3A，开关频率为570KHz；芯片的启动时间由SS引脚串联的电容控制，串联的电容越大启动时间慢，反之则越快。
2025-03-24 16:21:14
671
原创 DC-DC参数
非同步的优缺点：在输出电流变化的情况下，二极管压降相对恒定；可采用较高的输出电压；同步的优缺点：MOSFET具有较低的压降；但是需要额外的电路，成本高；效率 = Pout /Pout+Pd；2隔离电源与非隔离电源（了解即可）5电压控制模式和电流控制模式。
2025-03-23 15:13:54
98
原创 DC-DC原理及电源类型
（2）当IC输出PWM 时三极管关断时，输入的能量和电感能量一起向输出提供能量，电源Vi，经过L，二极管，负载RL，回到电源负极，电容c也为输出提供电压，再回到电源负极。注：如何实现升压和降压，用能量守恒分析，电源给电感充电时间越长，电感在输出时放出的电压越大，反之就越小。开关关断时：电感，负载，二极管（二极管另一个作用是防止电感形成的电流过大导致弄坏芯片IC）形成续流回路，电流开始线性减小，当低至一定程度，开关有导通了；但是单纯的打开关闭形成的电压，不是稳定的电压，不能实现DC-DC的效果。
2025-03-23 14:10:08
415
原创 LDO设计要点
（1）输入电容的主要作用是对调整器的输入进行滤波，另外输入电容也可以抵消输入线较长时引发的寄生电感效应，防止电路产生自激振荡；所以调整器输入端一般采用一大一下两个电容并联的设计，较大的电容采用滤波作用，一般取22uF左右，较小的电容提供消除震荡的作用，一般选用0.1uF，位置靠近调整器输入Pin。其中电容值以及ESR对电路频率响应的影响时最主要的，输出电容以及ESR选择不当，非常容易引起电路自激振荡。（但是现在的LDO内部都有相位补偿所以只要放一些低的ESR的电容，多放几个也可以）（5）输出的假负载。
2025-03-22 19:50:02
235
原创 LDO参数介绍
随着VIN逐渐接近VOUT，误差放大器将驱动栅-源极电压VGS负向增大，以减小RDS，从而保持稳压，但，误差放大器输出达到饱和状态之后，无法驱动VGS进一步负向增大。和线性调整率一样，负载调整率和误差放大器的放大倍数A及调整管的跨导有关，为减小负载调整率可以提高这两个量的值。大致受输出时并联的电容影响，电容太大会使电平变化所花的时间增大，太小会使变化时产生的抖动电压变化太大。概念：定义输入变化对输出的影响，即负载一定的情况下，输出电压变化量与输入电压变化量之比。概念：负载电流突变时引起输出电压的最大变化。
2025-03-22 13:05:14
342
原创 LDO原理
LDO时Low Dropout Regulator的缩写，意思是低压差线性稳压器。低压差：指输入电压-输出电压的值比较低。线性：mos基本处于线性工作状态。稳压器：指在正常的VIN范围内，输出VOUT都稳定在一个固定的值，这个固定值就是我们想要的值。作用：为一些敏感电路提供稳定的电压。
2025-03-21 16:41:26
196
原创 逻辑器件应用注意事项
如图：如果上端的灰色mos管导通，下端的蓝色mos管导通，再加上两个逻辑器件输出端并在一起，会导致Vcc与GND连在一起，短路。4如果电路有局部掉电的使用情况，可能会出现未掉电的部分产生漏电对掉电部分产生影响。3关注逻辑器件的输入端和电源之间有没有钳位二极管，如果有，输入电压就是按照VCC的标准，如果没用就是根据工艺。原因：任何开放的输入端都可能受到周围电场影响而产生错误的输入值，进而产生错位的输出。（1）分别增加和减小Vcc和GND线的宽度和长度，以减小他们的电感。（3）在门输出段添加阻尼电阻器。
2025-03-21 13:50:57
115
原创 逻辑电平的转化
如图：从左到右是， 单方向的电平转换芯片，双向电平转化芯片，可控双向电平转化芯片，逻辑转化芯片，还有具体应用的电平转化芯片。注：以上两种方式第一种适合电路需要转化电平不多的情况，第二种则相反，因为第一种需要占较大pcb板上的空间。发送方的Voh要大于接收方的Vih；发送方的Vol要小于接收方的Vil；逻辑电平的转化是为了实现各个逻辑器件之间的联系。（1）用OC，OD门进行电平转换。（2）用电源转换芯片。
2025-03-21 12:37:34
135
原创 逻辑器件手册的看点
5极限参数表，如Vcc（电源电压），Vi（输入电压），Vo（分为高阻态的和正常高电平低电平的输出电流），Iik和Iok（输入钳位电流和输出钳位电流），Io（连续的输出电流）7电气特性表，Vih，Vil，Voh，Voi在不同电源电压不同温度范围下对应的值，Ii表示电路流入或者流出的电流值，Icc表示静态电流，Ci，Co输入输出电容。6正常操作的参数表格，特注个参数，input transition rise or fall rate，表示电平转换时他的变化的快慢，越快容易产生过充，
2025-03-20 14:41:02
128
原创 OC门与OD门介绍
OC门如图：右边A点的高电平输入由外部上拉电阻Rc提供，Rc的取值满足负载处A的输入高电平大于Vih，及Vcc-I*Rc>Vih。OC门与OD门的区别在于材料不同，OC门用的是TTL，OD门用的是MOS，两者用法相同，输出都需要上拉电阻。注：其实就是三级管和mos管做开关，导通时接地，实现输出为0，不导通时，高阻态，通过上拉电阻输出1。
2025-03-20 11:24:15
166
原创 逻辑电平和灌电流拉电流概念介绍
输入高电平（Vih）：保证逻辑门输入为高电平时所允许的最小输入高电平。输入低电平（Vil）：保证逻辑门输入为低电平时所允许的最高输入低电平。输出高电平（Voh）：保证逻辑门输出为高电平时输出电平的最小值。输出低电平（Vol）：保证逻辑门输出为低电平时输出电平的最大值。Ioh：逻辑门输出为高电平时的负载电流（为拉电流）。Iol：逻辑门输出为低电平时的负载电流（为灌电流）。Iih：逻辑门输入为高电平时的电流（灌电流）。Iil：逻辑门输入为低电平时的电流（拉电流）。注：拉电流尽可能大，灌电流尽可能小。
2025-03-19 16:46:28
156
原创 逻辑器件介绍
CMOS逻辑（CMOS：互补MOSFET）：相比TTL功耗更低，但运行速度更低，不过由于工艺进步，如今在运行速度上比TTL高。BiCMOS逻辑（双极CMOS）：输入级用CMOS工艺降低功耗，输出级用TTL工艺，所以及上面两个所长，缺点成本更高。TTL（晶体管-晶体管逻辑）：相比CMOS有更高的电流驱动能力和运行速度，但是功耗更大。按功能分类：逻辑门，缓冲器，锁存器，触发器，计数器，模拟开关等。
2025-03-19 15:42:04
79
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人