基于Robei EDA--实现串口数据包接收

于 2024-02-14 11:57:37 发布
阅读量757 收藏 6
点赞数 11
文章标签： fpga开发
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.youkuaiyun.com/weixin_73538444/article/details/136111702
版权

一、定义串口传输协议帧

控制字的数据大小为一字节，定义帧头为（0xFE 0xDF）帧尾为（0xEF）

模块框图

内模块：串口接收，output：8位data

串口命令：对单字节数据接收进行缓存，5字节数据判断数据帧是否有效，提取正确的控制字

根据控制字解析，控制8位led的亮灭

二、串口命令转换模块设计（uart_cmd）
 

reg[7:0] data_str [4:0];//5个位宽为8的元素
//reg [7:0] count [3:0] 4个位宽为8元素的一维数组
reg rx_done_r;
//移位数据缓存
always@(posedge clk)
if(rx_done)		begin
		data_str[4] <= rx_data;
		data_str[3] <= data_str[4];  
		data_str[2] <=
最低0.47元/天 解锁文章
【FPGA】Robei EDA的使用(1)
Ninquelote的博客
03-22 4416
#来自学渣的问候~ 一边为了 Robei 杯学习 Robei EDA 软件，想把学习感悟写成博客。感觉很多东西难，难的不是知识本身，而是学习过程中对知识本身的理解。 (自我安慰） 先用 RobeiEDA 自带的System里的现成模块来讲一下仿真的过程。（官网的视频不知道为啥，声音巨小，我人都没了还是听不清） Testbech文件的创建 打开 Robei EDA 软件 在界面中选择 File 或...
【FPGA】Robei EDA的使用（8）——Quartus上板实验
Ninquelote的博客
06-04 2635
#致知穷理，学古探微；立德立言，无问西东。 之前在Robei的赛杯群里，看到有人问关于如何将robei 的文件导入Quartus并下载，Robei在各个教程里，确实也从没有写过关于如何和Quartus联调的教程。趁着这几天刚好在 Altera的板子上写代码，就顺便写个博客，供大家参考。 ——————————————————以下是正文的分割线———————————————— 以流水灯代码为例（这个最简单但也最具有代表性） Robei 部分 top 文件 在把各个模块写好之后，要有一个顶层文件包含所有的模块
【robei EDA工具】
m0_49317821的博客
02-14 515
eda工具
Robei EDA工具使用/图像处理/卷积滤波/UART/I2C/SPI
StrongerHuang的博客
07-14 994
六 Robei使用 Ctrl+Z 撤销 Ctrl+Y 恢复撤销 parameter A = 1；宏定义 `define 新建.h文件并将其include 例化 在Verilog中，底层模块的接口不仅可以与顶层模块的端口相连，还可以与顶层模块中的变量、数据常量相连 timescale定义仿真的时间单位和时间精度，写在module之前 如：timescale 1ns/1ps 时间单位1ns，时间精度1ps delete删除 框图编辑器中可以删除端口、连线、子模块、波形 七 UA
国产EDA 软件实现突破，Robei EDA支持基于Verilog语言的集成电路前端设计与验证
泛海微电子技术分享博客
03-03 1146
光刻机与EDA软件是芯片研发设计过程中的主要工具，也是国产化难度较高的部分。成立于2014年的若贝（无锡）微电子有限公司，已成功研发设计出Robei EDA 软件。这是一个全新的面向对象的可视化芯片设计软件，可以支持基于Verilog语言的集成电路前端设计与验证。该软件具备可视化架构设计、核心算法编程、自动代码生成、语法检查、编译仿真与波形查看等功能，现已经拥有全球40多个国家的用户。 ...
【FPGA】Robei EDA 的使用（7）—— Robei文件上板试验
Ninquelote的博客
05-29 2093
#沐朝露兮以自华，觅大道兮以求成 我又滚过来了，研究了20多天RISCV，结果最后因为硬件问题导致无法在比赛中使用RISCV CPU，虽然已经临近比赛后期了，非常的崩溃，但是也没有什么办法。唉，一切不过是从头再来罢了。（写写博客舒缓我心中苦闷） ————————————————进入正文的分割线———————————————— 今天介绍一下如何利用 Robei EDA 生成文件，导入vivado中，综合下载到开发板里。拿我一个PWM控制舵机的代码为例。 Robei EDA设置 假设代码模块（model文件）经
基于Robei EDA--实现串口通信
最新发布
weixin_73538444的博客
02-08 2747
串口作为常用的三大低速总线（UART、SPI、IIC）之一，在设计众多通信接口和调试时占有重要地位。但UART和SPI、IIC不同的是，它是异步通信接口，异步通信中的接收方并不知道数据什么时候会到达，所以双方收发端都要有各自的时钟，在数据传输过程中是不需要时钟的，发送方发送的时间间隔可以不均匀，接受 方是在数据的起始位和停止位的帮助下实现信息同步的。
【FPGA】Robei EDA 的使用（9）——调IP核和Robei 的代码联调
Ninquelote的博客
06-06 1864
#致知穷理，学古探微；立德立言，无问西东。 最近做Robei 的东西，进展一点都不好，sobel边缘检测导出来的显示图像简直要我命，临近期末，又有特别多的课程报告要写，身心俱疲。每每想放弃比赛，却又不甘心止步于此，所以，继续加油！ 这篇博客的内容，刚好是别人来问我的问题，灵机一动觉得是一个好的博客素材，就拿出来写一写。（现在写博客简直是我坚持比赛的唯一动力） ——————————————————正文的分割线———————————————————— Robei EDA 有一个问题，就是所有的代码，都是直接开源
【FPGA】Robei EDA的使用（5）——DDS的发生
Ninquelote的博客
04-22 1894
#今天也是咸鱼的一天~（换口头禅了） DDS全称直接数字频率合成（Direct Digital Synthesis），系统结构可分为这几个部分，其中相位控制字可调整输出正弦波的相位，频率控制字可以调整输出正弦波的频率。 BUT，我在这里必须吐槽一下，Robei比赛的骚操作（别打我），比赛不允许我们使用除了RISC-V 以外的IP核，如果这个在后面真的不做任何改动的话，这就意味着，我没法使用像DD...
【FPGA】Robei EDA 的使用（2）
Ninquelote的博客
03-22 1243
#来自学渣的问候~ 上一个Robei的博客是利用 单个 的模块来进行仿真，没有自己创建模块，所以这个博客就讲，多个模块拼接成一个新模块的仿真。 之前还不太会用这个EDA 的时候，我有一种很草(一种植物)的想法，我00就算饿死，就算用纯Verilog来写代码，我也不用这个Robei EDA。现在，真香！（万物皆可真香定律） 不过关于Robei EDA 的妙处，下次再讲（滑稽保命） 硬件模块的搭建...
【FPGA】Robei EDA 的使用（3）——计数器的实现
Ninquelote的博客
04-16 2162
#来自学渣的问候~ #没想到菜鸡还有被催更的一天，瑟瑟发抖~ 之前两个有关 Robei 的博客，都是利用软件里给好的现成模块，做的组合逻辑的仿真，所以这一个，我们尝试用时序逻辑来做一个简单的计数器。 在我学FPGA的时候，入门的第一个Verilog程序，就是点亮流水灯，这个过程就是一个简单的计数器。流水灯的闪烁时间，换下一个灯的时间，都是依靠每次计数器计时完成之后的判断来实现的。在Verilog里...
【FPGA】Robei EDA的使用（6）—— uart
Ninquelote的博客
04-23 1025
#今天也是咸鱼的一天~ UART是一个很基础的串口通信协议，有人打趣说只要有单片机的地方，就一定有uart。这话不假，不仅很多模块和单片机的通信有uart，单片机和上位机之间的通信，uart也是最常用的。（寒假的时候，就用C#写了一个上位机，用的就是串口） Uart 的原理可以参考这个博客：FPGA的串口通讯（UART） 这几天用Robei EDA 给我的一个感想就是，在FPGA的使用设计上，如果...
RobeiEDA交通的控制器原理图
qq_45382733的博客
01-22 265
基于Roebi EDA实现I2C通讯之（二）按键控制数据读/写(key_filter)
weixin_73538444的博客
01-27 727
至此结束，在上板子验证时原本直接把key_flag接到led灯的引脚上，但是由于key_flag只产生一个时钟周期的高电平，所以无法完成验证，需要自行写一个led_ctrl.v和top.v文件。
【FPGA】Roebi EDA常见问题解决（2）——内部信号的连接和function及二维数组
Ninquelote的博客
06-15 1492
#致知穷理，学古探微；立德立言，无问西东。 有一段时间没写这个系列了，一个是我遇到的都是些小问题，大部分情况下还是我自己的问题，另一个也是一直忙于调试代码，导致了没有太多的时间去使用EDA软件。今天重新提及一下这个系列，也是我最近遇到的问题 and 解决方法。 一、 在Robei EDA里连接内部信号 一般来说，在代码模块之间的例化上，会存在两种端口例化的情况，一种是端口配输入输出线，直截了当，另一种是端口配上一级模块的内部信号，在高一级的模块里使用完了就不再引出信号线了。在Quartus 或者 Vivad
zhuan:串口成帧协议
BigBang！
03-07 4028
串口成帧协议 串口接收中的问题在电子系统中，最简单、最广泛的通信方式无疑是串口了，几乎所有与模块相关的产品，差不多都有串口的操作方式，如串口蓝牙模块、串口WIFI模块、串口ZigBee模块、串口语音模块等。不仅是这样，在嵌入式开发中，很多时侯调试离不开串口，固件升级离不开串口，可见搞电子的人如果不能很好的操作串口，那就真是说不过去了。 串口的应用场合非常多，但是有一个残酷的现实摆在我们面前，那
【FPGA/verilog -入门学习17】vivado 实现串口自发自收程序
cengqiu4314的博客
01-10 980
bsp_generate_clk_en:接收波特率时钟产生模块，当rx接收到数据时，给一个start信号给波特率时钟产生模块，由bsp时钟产生模块按9600波特率产生时钟使能信号bsp_generate_clk_en 用于同步rx 接收模块接收数据的时序。tx发送模块：当接收到来子rx 接收模块发过来的rx_done 信号后，将[7:0]rx_data 的数据按波特率时钟产生模块的顺序依次发送出去。bsp_generate_clk_en:发送波特率时钟产生模块，功能同接收模块。修改代码后，测试ok。
【FPGA】Robei EDA 常见问题解决（1）
Ninquelote的博客
04-21 2781
#今天也是咸鱼的一天~（换口头禅了） 收集了一下，来自Robei 杯比赛QQ群里的提问，还有我自己用这个EDA的时候，遇到的问题。 （学渣留下了悲伤的泪水） 中文路径带来的问题 这是一个众所周知但又经常容易出错的地方。目前我遇到的所有FPGA的软件，Quartus，Vivado，TD（上海安路的开发环境），还有Robei EDA，都不能使用中文作为路径名称。TD可以在中文路径下打开，但是不能编...
Robei的安装及基本使用
Harriet的博客
04-16 2664
文章目录一、下载安装Robei二、注册三、Robei的基本使用 一、下载安装Robei 下载地址 http://robei.com 安装过程 双击Robei-setup.exe，进入安装向导，选择安装路径 选择开始菜单的Folder 选择Install，开始安装 选择Finish，完成安装 二、注册 Robei官方网站： http://robei.com/register.php Robei EDA 软件中，点击Help -> Register 该过程需要你的注册信息已经通过审批 详
针对下列module写一个testbench。module Trig( clk, rst_n, trig); //---Ports declearation: generated by Robei--- input clk; input rst_n; output trig; wire clk; wire rst_n; wire trig; //----Code starts here: integrated by Robei----- parameter DELAY = ( 70 * 50_000 ) + 15 * 50;//count time preiod（70ms+15us） reg [20:0] cnt; //---------------count----------------// always@(posedge clk) if(!rst_n) cnt <= 0; else if(cnt == DELAY - 1) cnt <= 0; else cnt <= cnt + 1; //---------------initial trig--------------// assign trig = (( cnt > 0) && (cnt < 15 * 50 )) ? 1 : 0; endmodule //Trig
05-31
以下是一个简单的 testbench，用于测试 Trig 模块： ```verilog module Trig_tb(); //---Testbench clock and reset signals--- reg tb_clk = 0; reg tb_rst_n = 0;... //---Testbench inputs and outputs--- ...
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值