VIVADO ILA调试

已于 2023-03-06 11:22:57 修改
阅读量3.9k 收藏 11
点赞数 2
文章标签： fpga开发
于 2023-02-28 15:19:34 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.youkuaiyun.com/weixin_53350747/article/details/129262293
版权
在使用Vivado进行ILA(InlineLogicAnalyzer)调试时遇到警告，无法显示波形。问题根源在于xdc文件中的约束设置不正确。通过对xdc文件的修正，重新进行综合、布局布线及生成bit文件，最终成功下载到硬件并显示波形调试界面。

摘要生成于 C知道 ，由 DeepSeek-R1 满血版支持， 前往体验 >

WARNING: [Xicom 50-38] xicom: No CseXsdb register file specified for CseXsdb slave type: 0, cse driver version: 0. Slave initialization skipped.
INFO: [Labtools 27-1434] Device xc7a35t (JTAG device index = 0) is programmed with a design that has no supported debug core(s) in it.

记录一下这个错误，在vivado例化ILA调试波形时，在Hardware界面进行program Device时老是出不来波形调试窗口并且弹出上面的warning，经过调试了昨天一天加上今天看师兄之前的文件终于发现了原因是xdc文件里约束有问题，之前是注释掉的语句，改成现在的样子，重新综合、布局布线、生成bit文件下载到板子上最终成功出现了波形调试界面。
在这里插入图片描述

Db- winter
关注
WARNING: [Labtools 27-3413] vivado报错调试界面无信号无波形解决方法
nature_forest的博客
03-02 3万+
vivado----fpga硬件调试 (五) ----找不到ila核问题及解决，WARNING: [Labtools 27-3413]
ZYNQ学习_3-Vivado下ILA调试学习
qq_15146319的博客
05-03 2314
ZYNQ学习_3-Vivado下ILA调试学习 文章目录ZYNQ学习_3-Vivado下ILA调试学习前言一、ILA介绍二、在线调试2.1 添加ILA的IP核2.2 实例化ILA模块总结 前言 这里用于记录小白的FPGA学习过程 使用的硬件平台：ZYNQ7020 参考资料：ALINX 《ZYNQ开发平台教程》 开发工具：Vivado_2018.03 一、ILA介绍 仿真和下载，但仿真并不需要程序烧写到板子，是比较理想化的结果。Vivado 有内嵌的逻辑分析仪，叫做 ILA，可以用于在线观察内部信号的变化
【RISC-V Debug】学习笔记（三）借助 ILA 在线查看调试信号
一名FPGA芯片设计爱好者的技术博客
03-07 6137
我是 雪天鱼，一名FPGA爱好者，研究方向是FPGA架构探索和数字IC设计。 关注公众号【集成电路设计教程】，获取更多学习资料，并拉你进“IC设计交流群”。 QQIC设计&FPGA&DL交流群 群号：866169462。 Vivado IDE提供了三种具有不同集成层次的ILA插入方法： HDL 实例化调试探针流程 网表插入调试探针流程 约束文件插入调试探针流程 这里我选择的是【网表插入调试探针流程】，在 Vivado 综合后的网表中，分别标记要进行调试观察的各个信号，然后通过一个简单的“
This port location for the ILA core at location----报错
scottar的博客
11-25 5761
vivado 的一个报错情况 ERROR: [Labtools 27-3412] Mismatch between the design programmed into the device ‘xc7a200t’ (JTAG device index = ‘0’ and the probes file(s) ‘\WIN2012-01\Development\elog\trial_images\elog_a7_top.ltx’. The hw_probe ‘slot[0].if_inst/front_end_
ZYNQ7020芯片运行ILA逻辑分析仪出现Make sure the clock connected to the debug hub (dbg_hub) core警告问题
最新发布
qq_56796994的博客
03-28 260
原因：时钟是PS端提供的，所以先要在PS端烧录程序，让时钟运行起来，然后再去烧录PL端的比特流文件，这样ILA才能够正常运行。解决方法：要先烧录PS端的代码，然后再烧录PL端的代码。
VIVADO 无法找到观测核 WARNING: [Xicom 50-38] xicom: No CseXsdb register file specified for CseXsdb slave ty
jingjiankai5228的博客
05-04 1万+
出现上面的问题一般是由于观测核的时钟没有导致的，具体错误如下图，但是经过确定时钟是有的，没办法只能一点一点的把代码注释发现，小程序又是可以观测到ila观测核的，也就是说基本排除硬件问题 通过一点点的定位发现，造成上面的问题是由于： 本工程我是在其他型号的器件直接升级到其他器件类型，内部有ila核的观测时钟，是自动加上的，但是我实际工程已经没有用到sys_clk，造成一直显示无法观测的问 解决方式：可以直接更改实际用的net名称，或者直接注释掉对应的XDC约束，该问题耽误了一个下午，记录下 ...
VIVADO开发可能遇到的常规问题总结
zsmcdut的博客
04-15 2万+
1在综合（Synthesis）和实施（Implementation）两个过程中，在实施(Implementation)阶段，查看“Report Utilization”的资源使用报告发现相比于综合的使用资源锐减。 原因是在实施阶段进行第一步逻辑优化（Opt-design）后大部分资源被优化掉，从而在布局布线后，得出的“Report Utilization”资源利用率分析报告是不正常的，逻辑资源利用...
xilinx fpga硬件调试
feifansong的博客
05-15 1万+
fpga硬件调试 (一)----mark_debug最近两个月开始用Vivado做项目，之前一直用ISE开发，个人觉得ISE方便好用，而Vivado编译又慢，还占内存，打开一个工程就需要好半天，可视化界面感觉也没什么用处，不如模块化的代码来的简单，而且还有一些bug。无奈xilinx公司不再开发ISE，到14.7就结束了，以后的芯片只能用Vivado做设计了，只能用...
检测不到Ultra96-v2的ILA？
qq_35712169的博客
05-25 4481
解决ZYNQ系列产品出现的无法连接ILA核的警告 WARNING: [Xicom 50-38] xicom: No CseXsdb register file specified for CseXsdb slave type: 0, cse driver version: 0. Slave initialization skipped.
WARNING: [Labtools 27-3222] Mismatch between the design programmed into the device xc7k325t (JTAG de
NZX666的博客
01-14 2211
不知道原因，不过FPGA断电重连就好了 同理还有图像采集卡报错(Xcelera-CL_LX1_1) Error: Frame(s) Lost - Bandwidth is too low to sustain image(s) acquired. 驱动的问题，卸载重装驱动或者重启电脑就有可能解决 心累啊，怎么碰到的都是这种奇奇怪怪的bug ...
Vivado ILA调试教程：使用Xilinx Artix-7 FPGA开发板
"这篇文档是针对FPGA高级工程师的ILA调试教程，主要介绍了如何使用ILA（Integrated Logic Analyzer）调试工具进行FPGA设计的调试。ILA是Vivado开发环境中的一种内建调试IP，能像片上逻辑分析仪一样捕捉信号波形，...
Xilinx VIVADO ILA调试工具详解与实战应用
在Xilinx VIVADO环境下，ILA (In-System Logic Analyzer) 是一个重要的在线调试工具，它为FPGA设计提供了与传统逻辑分析仪相当的功能，但无需额外购买设备。ILA的主要作用在于辅助开发人员在实际硬件环境中对设计...
ISE IP核使用说明
03-15
很好的ISE IP核说明，写的很好，很详细，很适合初学者的学习
Vivado使用心得（六）Vivado ILA观察信号和调试过程
Andy_ICer的博客
12-26 1万+
Vivado ILA观察信号和调试过程
Vivado ILA调试的没有波形的小问题
christne1225i的专栏
11-29 2万+
WARNING: [Labtools 27-3123] The debug hub core was not detected at User Scan Chain 1 or 3. Resolution:  1. Make sure the clock connected to the debug hub (dbg_hub) core is a free running clock and i
【vivado】ILA调试报错 The debug hub core was not detected 以及 Data read from hw_ila [hw_ila_1] is corrupted
热门推荐
yundanfengqing_nuc的专栏
08-07 2万+
报错一： WARNING: [Labtools 27-3361] The debug hub core was not detected. Resolution: 1. Make sure the clock connected to the debug hub (dbg_hub) core is a free running clock and is active. 2. Make sure the BSCAN_SWITCH_USER_MASK device property in Vi.
VCU128评估板的学习历程
kongbeiruhai的博客
04-06 5563
VCU128评估板的使用vivado报错：[Labtoolstcl 44-513] HW Target shutdown.FPGA差分时钟输入差分时钟输入Vivado报错ERROR: [Place 30-675] Sub-optimal placement for a global clock-capable IO pin and BUFG pair.烧录比特文件的信息INFO: [Labtools 27-1434] Device xc7k410t (JTAG device index = 0)如何在电路图
ADS42LB69+ZYNQ zcu102调试记录
诚朴勇毅
10-09 3814
近期采用ZYNQ开发板zcu102，结合FMC的AD板卡做数据采集，AD采样频率250MHz，AD芯片是ADS42LB69，是一个双通道的高速AD，今天终于调通了一路，记录于此 首先最最重要的是时钟线的引脚分配，我之前就是被这个问题折磨的不行 set_property PACKAGE_PIN N9 [get_ports adc_1_dclk_p_in] #ad的输出时钟，差分时钟250MHz set_property IOSTANDARD DIFF_HSTL_I_18 [get_ports ad
fpga开发过程中遇到的一些小问题
lzr232的博客
04-24 3414
你好！ 这是你第一次使用 Markdown编辑器 所展示的欢迎页。如果你想学习如何使用Markdown编辑器, 可以仔细阅读这篇文章，了解一下Markdown的基本语法知识。分析：撤销：Ctrl/Command + Z 重做：Ctrl/Command + Y 加粗：Ctrl/Command + B 斜体：Ctrl/Command + I 标题：Ctrl/Command + Shift + H 无序列表：Ctrl/Command + Shift + U 有序列表：Ctrl/Command + Shift +
评论 1
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值