MATLAB Simulink工具箱

最新推荐文章于 2025-04-20 16:39:18 发布

kkkkkkkkkk*

最新推荐文章于 2025-04-20 16:39:18 发布

阅读量5.8k

点赞数 4

分类专栏： VerilogHDL实验准备

本文链接：https://blog.youkuaiyun.com/weixin_49480182/article/details/118996159

版权

VerilogHDL实验准备专栏收录该内容

4 篇文章

订阅专栏

文件总计

文件数量：.m文件用于生成slx模型需要的配置参数

slx文件是simulink模型，参考设计的slx文件中，备注了设计要点

文件夹slprj是与B相关的.MAT 文件等

使用工具

创建子系统

create sub选中模块，右键system

Logic Analyzer逻辑分析仪

选中数据线，选择Log Signals，就可以在run后点击无线符号在logic analyzer中查看,wave中改变数据的进制和模拟还是数字方式

生成HDLcoder【最主要的任务】

在创建的subsystem上，右键 HDL CODER Properties

先要做兼容性检查，没有warning，没有错误就可以生成文件

信号的属性要注意，sample time 对信号是否可用有关系

示波器

频谱分析仪

模块的用途

A

FIR滤波器输入三角波，输出阶梯状波形

delay的第二个端口是使能端

B

定义一个FIR滤波器如图

clear;clc;close all;

fs = 1;
hb1 = firhalfband(64,0.4);

freqz(hb1,1,[],fs);

DDS2X的四个输出分别是经过一次滤波器的正弦波，经过一次滤波器的使能波形，加使能延迟后的初步波形，产生初步波形的使能。

第一个波形是产生的初步正弦波，第二个是经过有使能的延迟得到，把采样值延迟给多个点，第三个是经过FIR滤波器，采样频率变大。

这个分析也可以从示波器的波形得到印证

C

用途：FIR滤波器

.m文件

fs = 1;
N1_cycle = 256;
N2_cycle = fix(N1_cycle/2);
N3_cycle = fix(N2_cycle/2); 
N1_order = 56; fp1 = 0.4;
N2_order = 24; fp2 = 0.3;
hb1 = 1.95*firhalfband(N1_order,fp1);
hb2 = 1.95*firhalfband(N2_order,fp2);

figure; freqz(hb1,1,[],fs);title('HB FIR 1');
figure; freqz(hb2,1,[],fs);title('HB FIR 2');

图中是定义的参数生成的滤波器传输特性，可以看到FIR2的截止频率比FIR1高，高频幅值高一些，相位失真更晚产生

.slx文件