芯片测试-LDO测试

💢LDO的简介💢

LDO：low dropout regulator，把一个较高电压输入，转换为一个略低的稳定输出电压。

💢压降💢

• 🔥 压降电压 V_DO 是指为实现正常稳压，输入电压 V_IN 必须高出所需输出电压 V_OUT(nom) 的font color=red>最小压差，V_IN≥V_OUT(nom)+V_DO，正常使用模式下的压降都大于此值。
• 🔥 如果 VIN 低于此值，线性稳压器将以压降状态工作，不再能调节到所需的输出电压。在这种情况下，输出电VOUT(dropout)
  将等于 VIN 减去压降电压的值，VOUT(dropout)=VIN−VDO。

👉👉👉
以调节后电压为 3.3V 的 TPS799 等 LDO 为例：当输出 200mA 电流时，TPS799 的最大压降电压指定为 175mV。
只要输入电压为 3.475V 或更高，就不会影响调节过程。
输入电压降至 3.375V 将导致 LDO 以压降状态工作并停止调节， TPS799 没有满足稳压所需的余量电压。输出电压将开始跟随输入电压变化。

💢决定压降的主要因素💢

• 🥝 压降主要由 LDO 架构决定。

💢LDO的分类及原理💢

LDO内部基本是由4大部件构成，分别是font color=red>分压取样电路、基准电压、误差放大电路和调整电路。

• 🍉 分压取样电路
  – 通过电阻R1和R2对输出电压进行采样，送至误差放大器。
• 🍉 误差放大电路
  – 将采集的电压输入到误差放大器正向输入端，与反向输入端的基准电压进行比较，再将比较结果放大输出。
• 🍉 基准电压
  – 通过bandgap（带隙电压基准）产生，温度变化对基准电压的影响要小。
• 🍉 调整电路
  – 误差放大电路的输出送到晶体管的控制极（也就是MOS管的栅极或者BJT的基极），控制调整电路。

💢PMOS LDO💢

💢PMOS LDO工作过程💢

• 🍐 根据PMOS的特性，在正常工作中，PMOS的V_GS是负值。

• 🍐 误差放大器的输出为(0, V_IN)。

• 🍐 在某一状态下，如果工作于可变电阻区时，V_DS非常小，即V_OUT相对于V_IN的压降非常小。

• 🍐 假定某一时刻，V_IN不变，V_OUT由于负载变化或其它原因电压下降，分压取样电路采集到的电压下降，输入至误差放大电路P端。

• 🍐 误差放大电路的输入V_P下降，输出电压下降。

• 🍐 对于PMOS，G级电压下降，V_GS绝对值增大，则PMOS的I_DS增大，R_DS减小，V_DS减小，V_OUT增大，形成反馈，V_out保持在恒定值。

• 🍐 以上过程在PMOS的特性曲线上即从A点移动到B点。
  
  

• 🍐 随着 V_GS 负向增大，能达到的 R_DS 值越低。通过提升输入电压，可以使 V_GS 值负向增大。因此，PMOS 架构在较高
  的输入电压下具有较低的V_DO