Xilinx中引入IP block design时无法进行make external的问题（已解决）（CRITICAL WARNING BD41-52）

最新推荐文章于 2024-12-31 11:16:13 发布
最新推荐文章于 2024-12-31 11:16:13 发布
阅读量1.3k 收藏 15
点赞数 12
分类专栏： Verilog学习 文章标签： fpga开发 嵌入式硬件
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.youkuaiyun.com/weixin_45038397/article/details/135275226
版权

问题描述：学习使用自己封装IP并引入某个工程时，想把独立的引脚引出，却发现点了make external没有反应，同时系统报错
CRITICAL WARNING: [BD 41-51] Could not find bus definition for the interface: tmds
CRITICAL WARNING: [BD 41-49] Could not find abstraction definition for the interface: tmds
CRITICAL WARNING: [BD 41-49] Could not find abstraction definition for the interface: tmds
在这里插入图片描述
这是在使用自己的封装的dvi_transmitter的IP时出现的，
在这里插入图片描述
一开始报错是因为没有把自己封装好的interface文件导入到当前工程。我跟着正点原子的教程一步一步封装ip，共设置了两个文件夹，一个是ip，一个是if
在这里插入图片描述
一开始导入系统时只导入了ip文件夹，没有选中if文件，所以才会报错。后来把if文件也导入工程，问题就解决了。
在这里插入图片描述
在这里插入图片描述
在这里插入图片描述
将两个文件夹都导入

Xilinx DDR3 MIG IP核设计（3）--MIG IP核例程与读写测试（Native接口）
孤独的单刀
12-06 2万+
这篇文章会帮助您：1、学习Xilinx MIG IP核关于DDR3的官方示例设计；2、学会如何通过MIG IP核对DDR3做一个简单的读写测试。
Xilinx DDR3 MIG IP核设计--汇总导航
热门推荐
孤独的单刀
12-09 2万+
快速上手Xilinx DDR3 IP核----汇总篇
VIVADO 10. Block Design调用模块IP
qq_23379273的博客
06-22 6521
在VIVADO中Block Design设计中调用v或者vhd文件作为模块，如果模块中调用了IP，那么编译时会报下面这个错： [filemgmt 56-328] Reference 'input_buffer' contains sub-design file 'e:/Vivado_PRJ_18.2/0604/0604.srcs/sources_1/ip/input_ram/input_ram.xci', which is configured for out-of-context synthesis..
将自定义 IP （HDL）添加到 Vivado 模块设计（Block Design）
jk_101的博客
02-22 5726
不用于仿真目的的自定义 RTL（即测试文件）都被视为 Vivado 中的设计源。使用 Flow Navigator 中的Add Sources选项并选择Add or create design sources ，然后单击 Next。
[Common 17-39] ‘connect_bd_intf_net‘ failed due to earlier errors. 的解决办法
Never Give Up
04-09 5112
连接pmod时按照教程点击Connetor JB连接pmod out时死活连不上，按理说应该是如下图的pmod out连接出来到jb 接连报了两个错误 [BD 5-106] Arguments to the connect_bd_intf_net command cannot be empty 和 [Common 17-39] ‘connect_bd_intf_net’ failed due to earlier errors. 点击综合还是生成顶层文件依然报错 仔细分析觉得可能少了接..
XILINX Ultrascale+ FPGA学习（4）——Vivado
qq_33361431的博客
05-25 2723
Vivado 软件使用流程 这里用一个分频的例子，完成Vivado工程的全部流程。按照本文流程走完，你对vivodo建立工程有一个基本的认识。 第一步：建立vivodo工程 该步骤很有很多教程就不详细描述了，主要是选择FPGA的型号。 第二步：添加verilog文件 左键点击添加文件，vivodo中能够添加的文件有3种，依次是添加约束文件（时钟约束和引脚定义），源文件（verilog 代码）以及仿真文件 这里先添加verilog文件，取名为：divide_frequency，分频的代码如下： modu
vivado CRITICAL WARNING: [BD 41-1660]
axiba233的博客
12-13 1430
CRITICAL WARNING: [BD 41-1660] Reset pin /xx/RESETN (associated clock /xx/CLK) is connected to asynchronous reset source /RESETN. This may prevent design from meeting timing.
Cannot find the definition(implementation) of this function
dyz_123456的博客
04-06 2434
先保存下，关掉工程。然后打开你的文件，将后缀名为 .ncb .ocb .plg三个文件删掉，就行了。以后出错也是这样解决的，不过具体原因我不懂。
Xilinx编程错误汇总
最新发布
斌赋的博客
12-31 1238
本文主要介绍Xilinx编程时一些常见的错误和解决方法。
The Xilinx LogiCORE™ IP Block Memory Generator
02-25
The Xilinx LogiCORE™ IP Block Memory Generator (BMG) core is an advanced memory constructor that generates area and performance-optimized memories using embedded block RAM resources in Xilinx FPGAs....
xilinx Polar ip核文档中文翻译 .pdf
12-26
xilinx polar ip核官方完整版，个人便于阅读翻译成中文
FPGA培训——Block Design的应用
m0_59337107的博客
08-26 3385
由于VIVADO图形化的编程方式中大量应用，所以我们大部分时候都需要对IP进行图形化的封装，前面两节课实验，我们已经完成了简单IP的封装。本实验利用前面图形化IP设计基于图形化的FPGA设计方案，实现"RGB转HDMI显示输出"这节课的内容。
20、vivado编译报错合集
m0_52197400的博客
10-23 6057
1、普通IO引脚约束为时钟时报错，可在XDC引脚约束中添加一条语句。
vivado中block design遇到的error总结
m0_52347246的博客
01-20 8282
[BD 41-1356] Address block is not mapped into . Please use Address Editor to either map or exclude it. [[BD 41-238] Port/Pin property POLARITY does not match between /adwave_0/rst_
vivado报错：cannot find files 创建IP核报错 pll_synth_1 Failed
weixin_57844712的博客
07-02 704
回头想起来自己vivado重装后没导入vivado license。
VIVADO FIR滤波器设计与仿真（一）
chinkwoyu的博客
05-10 1万+
VIVADO FIR滤波器设计与仿真（一） 最近在学习FPGA DSP相关设计，从滤波器开始学习，最开始先生成两个正弦信号，产生混频信号，通过modelsim仿真来验证设计。 本案例用Block Design方法进行设计（也可以选择编写.v文件的形式进行设计）。 信号源产生 本次案例用DDS IP核产生两个简单的正弦信号，为了方便后面观察，这里分别产生一个4M和一个5M的正弦信号。 ...
遇到的经典问题+不断积累
༺ bestcxx的专栏 ༻
12-12 9467
目录 java.lang.NoSuchMethodError: org.springframework.util.Assert.isTrue(ZLj References to interface static methods are allowed only at source level 1.8 org.springframework.web.HttpMediaType...
Spring源码学习（1）-解析BeanDefinition
Zzzzz_xh的博客
11-13 537
Spring源码学习-默认标签解析1.bean标签的解析及注册1.1 解析BeanDefinition1.1.1 创建用于属性承载的BeanDefinitin1.1.2 解析各种属性1.1.3 解析子元素meta1.1.4 解析子元素 lookup-method1.1.5 解析子元素replaced-method1.1.6 解析子元素constructor-arg 由上一篇可知，解析默认标签是由 ...
cannot find coclass for interface....解决方法
bai_lu_sz的专栏
01-25 3897
从exe或是已注册的库中提取抽取类  点击类名发现出现如题的错误 解决方法： http://zhidao.baidu.com/question/513745651.html 希望大家可以注意   免得像我重装office   还差点要重装vs 是因为添加类型库选择错了，不应该是activex控件类向导，而应该是类型库向导。
评论 5
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值