我的博客

主板提供 100 MHz 参考时钟给显卡。显卡的 PLL 锁定到这个参考时钟，准备进入链路训练阶段。主板和显卡通过链路训练协商链路速率（如 Gen3, 8 GT/s）。链路训练依赖于参考时钟来进行同步和校准。链路建立后，数据流中的嵌入式时钟被用来同步数据传输。参考时钟继续作为备用时钟，支持低功耗模式和其他操作。当链路进入低功耗状态时，嵌入式时钟可能停止。参考时钟仍然保持工作，确保设备可以在需要时快速恢复。

wifi驱动调用pci_enable_msi来使能和获取msi中断判断是否支持msi，读取配置空间--获取支持的msi向量数，遍历执行msi_capability_init来使能msimsi_setup_entry读取msi_cap等配置信息，msi_mask_irq写配置空间使能msi_irq；pci_msi_setup_msi_irqs用以配置msi；dev->irq = entry->irq来将entry的中断号写进pci_dev中msi的中断域注册的时候一般是线性的，不是层级或者树形的；

某soc的pcie设备节点更改如下；以使用inta这个传统中断但是获取中断的时候会报错，打印如下分析of_irq_parse_pci的调用栈，那个函数会返回这个-14的错误值，错误值的定义在实际我们就能找到是里面对中断相关属性的读取后，进行的判断报错了由于是从中断控制器节点获取的 interrupt-cells确实是3个单元 ，address-cells是2个单元；所以大于加入的中断属性中gic后的三个单元。

REFCLK-/REFCLK+: 是一组低压差分信号，PCIe主板提供的REFCLK信号必须满足PCIe规范中的要求。PERST#: 信号用于复位PCIe设备，同时也指示了系统主电源的稳定时间。WAKE#: 信号用于给PCIe主机提供复位信号，由PCIe设备驱动，当PCIe主机接收到该信号后，需要向PCIe设备提供主电源和参考时钟，以激活PCIe链路。WAKE#信号也可以和OBFF机制配合使用，当PCIe主机需要调整设备的缓冲行为（如刷新或填充缓冲区）时，可以通过WAKE#信号通知PCIe设备。

首先是root bus中io和mem的基地址，然后是给bridge(type 01)分配的mem地址，然后写到bridge的bar0;如上图设备树中，pcie两组地址转换关系，每一组的几个数字分别定义了属性（32bit），pci地址空间（64bit），cpu地址（32bit/64bit），长度（64bit）配置空间是一段特殊的IO空间，它的作用是为外设内存空间、IO空间分配物理地址基地址，即配置BAR（Base Address Registers）内存空间：访问内存的地址空间，32位平台为4G。

PCI桥设备：由于电子负载限制，每条PCI总线上可以挂载的设备数目是有限的因此使用了一种特殊的设备，即PCI-PCI桥设备将两条独立的PCI总线连接起来，PCI-PCI桥设备简称PCI桥。PCI设备：遵循PCI规范，工作在PCI局部总线环境下的设备。通讯：PCI设备也有自己内存空间和IO空间，这些空间被映射到CPU的内存空间和IO空间，在映射之后，PCI设备上的物理资源“变成”了CPU的本地资源。主桥设备：和CPU以及内存连在一起的Host-PCI桥设备为主桥设备，主桥设备引出的总线也称为PCI根总线。

PCI Express (peripheral component interconnect express) 简称PCIe，是一种高速、串行、全双工、计算机扩展总线标准，采用高速差分总线，并采用点到点的连接方式用于两个设备之间的通信。多个PCI Express设备通过使用Switch互连，因此可以在一个系统中将大量设备连接在一起。相对于PCI引入了一些新特性，如流量控制机制、服务质量管理(QoS)、热插拔支持、数据完整性和新型错误处理机制等。