- 博客(6)
- 资源 (2)
- 收藏
- 关注
RSS订阅原创 通用循环冗余码CRC IP设计（Verilog设计），支持任意CRC算法
本文主要分享一个CRC小模块，该模块通过parameter配置可以实现任意的CRC算法。（1）CRC工具计算（2）Verilog代码参数设置;;;;;;;;（3）VCS仿真结果。
2024-12-12 22:09:50
862
原创 verilog阻塞赋值“=”和非阻塞赋值“＜=”的区别，以及为什么组合逻辑用阻塞赋值，时序逻辑用非阻塞赋值（从仿真和综合结果进行分析）
组合逻辑：电路的当前输出仅由当前输入决定；时许逻辑：电路的当前输出由当前的输入和电路的前一个状态共同决定；
2024-12-08 21:31:45
767
原创 verilog在display仿真时间时，“%x”、“%d”和“%t”的区别
在verilog中，当我们用display打印仿真时间时，可以使用%d或者%t等等(如下所示)。在这里记录一下它们之间的一些差别。modelsim仿真结果如下所示：“%d”： 显示的数值单位为timescale指定的仿真时间单位，会进行四舍五入（其他的如%x等与%d类似，只是%x以十六进制显示，而%d以十进制显示）；“%t”： 默认情况下，显示的数值单位为timescale指定的仿真时间精度，同样会进行四舍五入（以1ns为单位进行四舍五入，但是以1ps为单位进行显示）；
2024-11-30 20:02:31
558
原创 AMBA 3 AHB-Lite接口转换模块Verilog设计与验证
AMBA中的AHB总线是我们经常使用到的一种系统总线协议。很多初学者在实现AHB总线协议的过程中，都会因为AHB总线信号多，协议相对复杂而产生一些困扰。本文主要实现了一个基础的将模块内部简单的读写信号转换为AHB-Lite协议信号的转换模块。提示：未经授权，严禁转载。模块框图中左边的信号是内部信号，右边是转换后得到的AHB-Lite信号。
2021-12-03 22:25:04
3356
原创 小数二进制码转小数BCD码的Verilog实现及仿真
文章目录前言一、电路结构1.二、使用步骤1.引入库2.读入数据总结前言 8bit位宽二进制小数：(0.a1a2a3a4a5a6a7a8)2(0.a_1 a_2 a_3 a_4 a_5 a_6 a_7 a_8)_2(0.a1a2a3a4a5a6a7a8)2 8位小数BCD码表示为：(0.b1b2b3b4b5b6b7b8)2(0.b_1 b_2 b_3 b_4 b_5 b_6 b_7 b_8)_2(0.b1b2b3b4b5b6b7b8)2 本文主要介绍如何使用Ve
2021-11-03 23:07:08
4732
1
原创 CRC-16/XMODEM串行计算的Verilog源码及仿真
文章目录前言一、CRC是什么？二、使用步骤1.引入库2.读入数据总结前言本文主要讲解使用Verilog实现CRC串行计算的方法。一、CRC是什么？CRC在线计算：http://www.ip33.com/crc.html二、使用步骤1.引入库代码如下（示例）：import numpy as npimport pandas as pdimport matplotlib.pyplot as pltimport seabo
2021-11-02 11:05:52
6208
1
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人