verilog 非阻塞赋值下的移位拼接错误，如何解决？

于 2024-12-12 09:16:07 发布
阅读量926 收藏 19
点赞数 17
分类专栏： 全栈Bug调优(实战版) 文章标签： fpga开发 verilog 非阻塞赋值 移位拼接错误
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.youkuaiyun.com/weixin_43970743/article/details/143994384
版权

🏆本文收录于《全栈Bug调优(实战版)》专栏，主要记录项目实战过程中所遇到的Bug或因后果及提供真实有效的解决方案，希望能够助你一臂之力，帮你早日登顶实现财富自由🚀；同时，欢迎大家关注&&收藏&&订阅！持续更新中，up！up！up！！

全文目录：

🍲问题描述

verilog 非阻塞赋值下的移位拼接错误：一个简单的逻辑，同步时钟数据输入，然后移位赋值，发现data2往temp移位赋值过程中，总随着编译出现错数的情况。这是语法有什么问题吗？

reg data1
了解本专栏 订阅专栏 解锁全文 超级会员免费看
verilog基础运算——拼接运算、全加器、阻塞与非阻塞、D触发器、移位寄存器、8-3编码器、3-8解码器等
H19981118的博客
03-30 4596
三人表决器、半加器
基于“移位拼接”的打拍处理手法
kingdomz的博客
07-05 1261
打拍处理
Verilog位拼接运算符{}
mxh3600的博客
04-11 2万+
前言 在Verilog中如何给一个多位的变量（如123bit）赋值呢?不能连续写123个1吧，此时需要位拼接运算。 一：位拼接运算符的定义 1：{}位拼接运算符用于将两个或多个信号拼接起来，表示一个整体的信号，如下： a = {b[5],b[4:0]} 意思为 b的最高位b[5]和b的低五位拼接起来，组成的a为6位,相当于： a = {b[5],b[4],b[3],b[2],b[1],b[0]} 2：即把某些倍号的某些位详细地列出来，中间用逗号分开，最后用大括号括起来表示一个整体信号，例如：
6.Verilog中数值的拼接操作
weixin_52002922的博客
07-17 3157
简单点，就是两个短的数，可以通过拼接的操作，拼成一个长的数，利用的就是大括号这个拼接符。中间用逗号隔开，都是两位，拼接后最后变成了4位。2‘b11 和 2’b10 进行拼接 {2‘b11。
Verilog语法-拼接｛｝和复制｛｛｝｝运算符
liuchj的博客
10-18 2308
拼接运算把大括号中的两个或两个以上信号或数值用逗号分隔的小表达式拼接在一起，大括号括起来表示是一个整体的信号。复制预算符将一个表达式放在括号的最内层中，复制因子放在第一层括号中，该运算符可以快速的复制一个常量或者变量。在实际应用中两者可以互相嵌套，以达到快速得到新表达式，减少了编程的繁琐。拼接和复制运算符常用在需要进行按位拼接进行赋值的场景。二、复制-{ {}}三、拼接和复制的嵌套。
31--阻塞与非阻塞赋值移位寄存器的几种仿真
weixin_43323123的博客
03-17 863
`timescale 1ns/1ns module tb_block(); wire Q0,Q1,Q2,Q3; reg clk,din; block1 u1(.clk(clk),.din(din),.Q0(Q0),.Q1(Q1),.Q2(Q2),.Q3(Q3)); initial begin clk<=1'b0; din<=1'b0; #50 din<=1'b...
verilog报错：Illegal concatenation of an unsized constant. and 输入输出位宽不匹配
qq_43811597的博客
09-09 677
就正确了，就是要保障拼接时需要复制多少位时，需要确保{(CUT_INT_BITS){`DIN_SIGNED}}这个里面的两个量都是正确的值。错误一：Illegal concatenation of an unsized constant.还有就是有的时候信号的位宽会根据输入进行调整：（也就是输入输出位宽不匹配时，位宽由参数导入）
verilog HDL硬件语法设计包括算术运算三人表决器Verilog的阻塞和非阻塞赋值源码例程quartus13.1工程合集
04-26
基于verilog HDL硬件语法设计包括算术运算三人表决器Verilog的阻塞和非阻塞赋值源码例程quartus13.1工程文件12个合集，可供学习参考。 01 Operation （Verilgo的基本运算符实验，用于实现算术、关系、逻辑、相等、...
verilog 数据移位与数据拼接比较
我不是小马哥
09-21 2442
测试了一把将数据左移2bit和尾部拼接2bit0的区别。 开发环境：vivado2018.3 开发语言：verilog 测试代码： module sift_reg( input [7:0] a, output [9:0] o ); assign o = {a,2'b0}; //assign o = a<<2; endmodule 结论：综合网表相同，网表如下： ...
verilog运算符
qq_38557378的博客
03-29 794
介绍verilog运算符，包括算数运算符、赋值运算符、关系运算符等
认真学习了一下关于Verilog的赋值
w0shishabi的博客
03-23 7018
虽然一直在用Verilog开发，但是如果你之前问我赋值有哪两种，我可能会直接回答阻塞赋值与非阻塞赋值。认真了学习了一下才认识到赋值准确应分为连续赋值与过程赋值，而阻塞与非阻塞其实是阻塞过程赋值与非阻塞过程赋值... ...
verilog位拼接的理解
王林文思的博客
11-01 1万+
verilog位拼接的理解 //3位加法器 module add( a,b,c, sum ); input [2:0] a,b; input c; output [3:0] sum; assign sum = a + b + c; endmodule //位拼接符的理解 module add( a,b,c, count,sum ); input [2:0] a,b;//这里定义...
Verilog数据拼接与拆分
lsky380的博客
10-28 2万+
1. Verilog中数据拼接，使用拼接运算符 例如： reg [15:0] regA; reg[7:0] regB = 8'd12； reg[7:0] regC = 8'd34; regA <= {regB ,regC }; //把regB和regC拼接成regA。 2.Verilog中数据拆分 例如： wire[15:0] A； wire[7:0] B； ...
Verilog HDL——移位运算符
热门推荐
proton_boke的博客
03-06 8万+
Verilog HDL学习笔记——语法
verilog中采用{}移位的理解
Welcome
08-14 4664
这里写一个简单的例子： reg[2:0] led; always @(posedge clk or negedge reset) begin if(!reset) led <= 3'b001; else led <= {led[1:0],1'b0}; end 主要在代码：led 这里{led[1:0],1'b0}组成了一个新的3bit数据： 将led[1:0]和
verilog中的位拼接移位实现串行数据转并行数据
weixin_48564372的博客
03-22 3983
假如reg是一个串行不断输入的1bit数据，当其传输8位后停止传输，假设其8次输入的数据为 1111 1111，而rx_data本来的数据为8位的0000 0000 always@（posedge sys_clk or negedge sys_rst_n） if(sys_rst_n == 1'b0) rx_data <= 8'b0; else if (条件) rx_data <= { reg, rx_data[7:1] }; 首先，满足条件下，reg的第一个数据为1，则{ 1，00
Verilog学习笔记之———运算符、赋值语句和结构说明语句
苑同学
06-05 8286
运算符、赋值语句和结构说明语句 一、逻辑运算符： （1）&& 逻辑与； （2）|| 逻辑或； （3）！逻辑非。 “&&”和“||”是双目运算符，“！”是单目运算符 逻辑运算符是对整体进行运算的，注意与位运算符的区分；逻辑运算符中的&&和||低于关系运算符，！高于算术运算符，不过为了提高程序的可读性，建议使用括号。 二、关系运算符： （...
Verilog赋值语句
FireBird的专栏
09-30 1万+
0 简介        赋值分为“连续赋值语句”、“过程赋值语句”和“过程连续赋值语句”。 1 连续赋值语句        语法上，必须有assign关键字标识； 用于对线网进行赋值，等价于门级描述；        不能出现在过程块（initial / always）中；        产生作用后，赋值表达式中的信号任何变化都会立即反映到左值线网型数据中； 2 过程赋值语句    
verilog 左移赋值
最新发布
03-14
根据我所知，Verilog中的赋值操作符有=（阻塞赋值）和（非阻塞赋值），而移位操作符是和>>。不过，Verilog可能没有像C语言中的复合赋值操作符如。因此，用户可能误解了操作符的写法，或者想了解如何将左移操作与赋值...
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

bug菌¹

你的鼓励将是我创作的最大动力。

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付：¥1
获取中
扫码支付

您的余额不足，请更换扫码支付或充值

打赏作者

实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值