Xilinx Aurora IP的说明和使用

已于 2023-08-18 15:09:00 修改
阅读量887 收藏 2
点赞数
分类专栏： Xilinx高级编程方法 文章标签： tcp/ip 网络协议 网络 fpga开发
于 2023-07-08 11:23:25 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.youkuaiyun.com/weixin_43956013/article/details/131271912
版权
本文详细介绍了Xilinx Aurora IP的配置，包括物理层、链路层、其他设置和接口说明。在物理层中，重点讨论了GT Refclk的选择、Lane设置以及时钟转换。链路层部分涉及数据流模式、大小端支持和接口类型。其他设置包括DRP选择和IP核优化。测试部分阐述了测试工程结构和测试流程，包括数据发送、接收以及链路建立和时钟监测。

摘要生成于 C知道 ，由 DeepSeek-R1 满血版支持， 前往体验 >

Xilinx Aurora IP的说明和使用


本文以浪潮F37X加速器为例说明XIlinx Aurora IP的使用方法。

1 IP设置

1.1 物理层设置

  • GT Refclk根据板卡的实际情况进行选择，如果选择的时钟与实际的时钟不符，链路无法正常建立。
  • GT Quad的Lanes根据板卡的实际情况进行设置。
  • 4 Lane的位宽为256bit，在322.265625MHz的频率下，每个Lane的线速率为322.265625 × 256/4 = 20.625Gbps。在GT的内部存在时钟转换，可以根据设置的线速率自动进行相应的时钟转换处理。这里如果希望线速率达到100Gbps，可以将每个Lane的线速率提升1.25倍，则20.625 × 1.25 = 25.78125Gbps，所以实际的收发时钟频率为322.265625 × 1.25 = 402.83MHz。
  • 除了GT参考时钟外，还存在一个初始化时钟，根据板卡的实际情况进行选择。
    在这里插入图片描述

1.2 链路层设置

  • 数据流的模式选择为双工，可同时收
了解本专栏 订阅专栏 解锁全文 超级会员免费看
Xilinx平台Aurora IP介绍（汇总篇）
数字IC/FPGA杂货铺，找一找，或许有你想要的~
12-13 2万+
Aurora IP核使用超简单的，COME ON！
Xilinx Aurora IP core design
02-11
Xilinx Aurora IP core design Xilinx Aurora IP core design Xilinx Aurora IP core design
Xilinx关于Aurora IP核仿真和使用
hy_520520的博客
01-17 7694
平台：vivado2017.4芯片：xc7k325tfbg676-2 (active)关于Aurora的开发学习。使用xilinx官方提供的IP核。官方资料，pg046-aurora-8b10b.pdf和pg074-aurora-64b66b-en-us-12.0.pdf。
XILINX公司aurora IP授权
09-10
XILINX公司aurora IP核授权！！
Xilinx的Aurora8B10B ip原理讲解（高速收发器十六）
详解FPGA及硬件电路开发
06-07 3215
Xilinx的Aurora 8B/10B IP基于Aurora 8B/10B协议，提供两种用户数据接口，支持流量控制，简化了数据传输。该IP内部完成组帧、字节对齐、时钟补偿等功能，用户不需直接操作GTX收发器。存在数据延迟，对延迟敏感的设计可能不适用。
xilinx的Aurora8B10B的IP仿真及上板测试（高速收发器十七）
详解FPGA及硬件电路开发
06-10 2681
本文介绍了Xilinx Aurora 8B/10B IP的配置、仿真和上板测试流程。首先在Vivado中配置IP参数，生成示例工程并进行模块仿真，验证数据收发正确性。然后修改工程以适应开发板，包括时钟和复位信号处理，设置回环模式，最后下载到开发板进行调试验证。通过ILA抓取发送和接收数据，确认IP收发数据时序无误。
Xilinx Aurora 8B_10B IP核详解和仿真.pdf
12-23
在使用Xilinx Aurora 8B/10B IP核时，首先需要了解其配置选项。这包括选择合适的接口速度、数据宽度、错误检测模式等。配置IP核的过程通常在Xilinx的Vivado或其他设计环境中完成，通过设置参数或使用高级设计系统...
基于Xilinx AURORA IP核实现同一个QUAD多个通信链路的搭建.docx
09-05
"基于Xilinx AURORA IP核实现同一个QUAD多个通信链路的搭建" 本文主要介绍基于Xilinx AURORA IP核实现同一个QUAD多个通信链路的搭建。该设计基于k7芯片，在一个quad中，通过对共享资源的合理利用，实现多个链路的...
Xilinx Aurora 8B/10B IP介绍以及下板验证
最新发布
主要分享学习中的知识和遇到的问题
11-13 2415
Aurora协议是一种用于FPGA和其他硬件设备之间高速串行数据传输的协议，为物理层提供透明接口；用于在点对点串行链路间移动数据的可扩展轻量级链路层协议，由Xilinx公司开发。它主要用于在FPGA之间、FPGA与处理器之间、或FPGA与其他外部设备之间进行高效的数据通信。
Xilinx Aurora 手册
02-20
Aurora是Xilinx芯片间的一种传输协议，通用好用，本文是64B的使用芯片手册
Xilinx aurora_v2 lic
08-15
Xilinx aurora_v2的license.支持VIVADO，自己正在使用的。
Xilinx aurora 64b 66b 协议
01-31
Xilinx aurora 64b 66b 协议，半导体行业硬件驱动接口开发编码协议。
Xilinx aurora 8b10b 协议
01-31
Xilinx aurora 8b10b 协议，半导体行业硬件驱动接口开发编码协议。
aurora IP核
Kevin
04-10 6127
Aurora IP核是Xilinx公司在Aurora协议和高速串行收发器Rocket基础上研发出来的硬核。该核嵌入在Rocket I/O模块中，提供了简单的用户接口，极大地方便了信号的可操作性。通过IP核用户界面可以改变Rocket I/O中复杂的控制结构。Aurora IP核主要包括本地流控制、用户流控制、用户数据接口、时钟输入与时钟修正模块、高速串行收发模块和状态信息控制模块[...
Xilinx Aurora 8B/10B IP核详解和仿真
weixin_43354598的博客
12-23 1万+
Xilinx Aurora 8b/10b IP核的详解，以及使用与仿真示例，对IP核的配置和如何仿真有非常详细的说明，除了对IP核官方文档的内容进行了解析以外，还对GTX引脚的选择等比较容易混淆和不好理解的地方进行了说明。最后对IP核的仿真运行进行了STEP BY STEP 的说明，对仿真的结果也进行了简要的说明。 该文档对Xilinx FPGA和ZYNQ SOC下 AURORA 8B/10B IP核的使用提供了一个快速上手的指导。
Xilinx FPGA 7系列 GTX/GTH Transceivers (5）-- Aurora 8b10b 信号传输实战--小试牛刀
baidu_34971492的博客
09-26 1049
使用GTX传输高速ADC或者FPGA内部数字信号处理产生的高速信号（一般10G左右），采用GTX在芯片之间或者板级光纤连接等，快捷方便高效。1，data_gen类似高速adc ,产生5M采样率 32bit位宽的sine波，这个实际0.16G,远低于GTX的传输能力。2，data_gen 产生的数据首先写入异步fifo里，等待GTX时钟端的frame_gen读取。3，frame_gen 读取异步fifo的数据后进行组包后发送数据。
Aurora ip核的使用详解
热门推荐
qq_43599976的博客
07-05 1万+
Aurora ip核的使用详解 前言 近期完成了Aurora的光纤传输的单板验证，以及在集成其他模块完成数据从FPGA上通过PCIE传到上位机，对该IP核的使用有一定的了解，在此用自己的经验以简洁的语言分享给大家一些要点。主要的参考文档都来源Xilinx官网的文档，包括PG074,PG046,UG476等，大家可以去官网自行下载。限于作者能力，如发现错误或者有建议，大家可以在评论区提出。 概念 首先我们需要了解该IP核是什么，有什么功能。Xilinx公司的FPGA在片上集成了固化的GTX模块，以提供高速串行
Aurora IP的使用和学习——结合PG074手册部分内容翻译
weixin_45143788的博客
06-15 2275
对Aurora IP的学习
Xilinx Aurora IP的功能与使用：FPGA开发指南
CqpFsharp的博客
09-16 507
本文将详细介绍Xilinx Aurora IP的功能和使用方法，并提供相应的源代码示例供参考。通过按照上述步骤添加、连接和配置Aurora IP核，并编写相应的代码，可以在FPGA项目中实现高速、可靠的数据传输。根据Aurora IP核的配置，使用适当的接口和协议来发送和接收数据。根据实际情况，选择适当的时钟源和时钟频率，并确保时钟信号的稳定性和一致性。通过仿真和实际硬件测试，验证Aurora IP核的功能和性能。在上面的示例中，我们实例化了Aurora IP核，并将其与其他逻辑模块连接在一起。
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值