RISC-CPU设计（四）：累加器模块设计

最新推荐文章于 2024-11-30 21:12:16 发布

weixin_43701504

最新推荐文章于 2024-11-30 21:12:16 发布

阅读量1.2k

点赞数

分类专栏： RISC-CPU设计文章标签： cpu risc

本文链接：https://blog.youkuaiyun.com/weixin_43701504/article/details/121065995

版权

RISC-CPU设计专栏收录该内容

8 篇文章

订阅专栏

本文详细介绍了Verilog语言实现累加器的过程，包括累加器的功能描述、模块端口图、Verilog代码实现以及仿真图。在复位后，累加器初始值为0，当接收到LOAD_ACC信号时，累加器在时钟上升沿更新其值。通过提供的testbench验证了累加器的复位和使能功能。

摘要生成于 C知道，由 DeepSeek-R1 满血版支持，前往体验 >

1.累加器模块的作用

累加器用于存放当前的结果。它也是双目运算中的一个数据来源。

2.模块端口图

3.端口功能描述

复位后，累加器的值是0。当累加器通过ENA端口收到来自CPU状态控制器LOAD_ACC信号时，在clk上升沿触发时就收到来自数据总线的数据。

4.Verilog代码

module accum (
    clk     ,
    rst     ,
    ena     ,
    data    ,
    accum
);

input               clk, rst    ;
input               ena         ;
input       [7: 0]  data        ;
output reg  [7: 0]  accum       ;

// accum control
always @( posedge clk ) begin
    if ( rst )
        accum   <=  8'b0;
    else 
        if ( ena )
            accum   <=  data;
end

endmodule

testbench:

`timescale 1ns / 1ps
//
// test reset and enable functions
//

module accum_tb();

reg         clk, rst    ;
reg         ena         ;
reg  [7: 0] data        ;
wire [7: 0] accum       ;
   
accum u3(
    .clk     ( clk      ),
    .rst     ( rst      ),
    .ena     ( ena      ),
    .data    ( data     ),
    .accum   ( accum    )
);

initial     clk = 0;
always #10  clk = ~clk;

initial begin
    rst  =  1;
    ena  =  1;
    data =  8'b1010_0101;
    #201;
    rst  =  0;
    #20;
    data =  8'b1010_0110;
    #20;
    data =  8'b1010_0111;
    // disable the ena
    #20;
    ena  =  0;
    data =  8'b1010_0101;
    #100;
    rst  =  1;
    #20;
    rst  =  0;
    ena  =  1;
    #10000;
end

endmodule