- 博客(2)
- 资源 (1)
- 收藏
- 关注
原创 基于FPGA的“乘法器”设计
乘法器的两个乘数是4位2进制数,输入乘积项是8位位宽的2进制数。当乘数准备好后,START信号有效,电路开始进行乘法运算,当乘法运算结束后,电路输出DONE有效信号。另一个控制信号是RESET信号,用来完成复位时使用。乘法电路采用的算法要求使用加法和移位相结合的算法来实现电路。二进制数乘法过程可仿照十进制数乘法进行。
2023-06-15 15:19:37
1285
1
OpenCV/Visual Studio视频入侵监测
采用OpenCV/Visual Studio环境,调用电脑摄像头,实时监控视频内移动的物体并框选、警报,对进入视频内的人进行人脸识别及追踪,可通过滑动条调节框选移动物体尺寸的阈值,警报阈值,闭操作核的大小以适应不同的监测场景。每步图像处理均有视频输出窗口,每段代码均有注释,以供用户参考和学习。
注:if(!face_cascade.load("D:/Opencv/opencv/sources/data/haarcascades/haarcascade_frontalface_default.xml"))用户需自行更改以上代码中的路径,此路径可在软件安装位置进行寻找
2023-12-23
基于FPGA的“乘法器”设计
基于FPGA的“乘法器”设计。
FSMD:有限状态机+数据通道结构的数字系统。
开发工具:Quartus
仿真工具:ModelSim
乘法器的两个乘数是4位2进制数,输入乘积项是8位位宽的2进制数。另外有两个控制信号,一个是START信号,当乘数准备好后,START信号有效,电路开始进行乘法运算,当乘法运算结束后,电路输出DONE有效信号。另一个控制信号是RESET信号,用来完成复位时使用。乘法电路采用的算法要求使用加法和移位相结合的算法来实现电路。
2023-06-15
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人