PCIe分层结构简介

原创 已于 2023-07-18 15:51:34 修改 · 2.4k 阅读 · 13 ·
CC 4.0 BY-SA版权
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
文章标签：

#网络

于 2023-07-18 15:16:21 首次发布

PCIe分层

PCIe定义了以下三层结构：
事务层（Transaction Layer）
数据链路层（Data Link Layer）
和物理层（Physical Layer）

事务层（Transaction Layer）:主要职责是创建（发送）或者解析（接收）TLP (Transaction Layer packet)，流量控制，QoS，事务排序等

数据链路层(Data Link Layer):主要职责是创建（发送）或者解析（接收）DLLP(Data Link Layer packet)，Ack/Nak协议（链路层检错和纠错），流控，电源管理等。

物理层(Physical Layer):主要职责是处理所有的Packet数据物理传输，发送端数据分发到各个Lane传输，接收端把各个Lane上的数据汇总起来，每个Lane上加扰（Scramble，目的是让0和1分布均匀，去除信道的电磁干扰EMI）去扰（De-scramble)，以及8/10或者128/130编码解码，等等。此外，物理层还实现了链路训练（Link Training）和链路初始化（Link Initialization）的功能，这一般是通过链路训练状态机（Link Training and Status State Machine，LTSSM）来完成的。

在这里插入图片描述

事务层

事务层处理的事务使用TLP(事务层数据包)，可以分为四类请求:

  1. Memory
  2. IO
  3. Configuration
  4. Messages

其中，前三种都是从PCI/PCI-X总线中继承过来的，第四种Messages是PCIe新增加的类型。详细的信息如下表所示：
在这里插入图片描述
只有Memory Write和Message是Posted类型的，其他的都是Non-Posted类型的。

Non-posted，就是Requester发送了一个包含Request的包之后，必须要得到一个包含Completion的包的应答，这次传输才算结束，否则会进行等待。

Posted，就是Requester的请求并不需要Completer通过发送包含Completion的包进行应答，当然也就不需要进行等待了。很显然，Posted类型的操作对总线的利用率（效率）要远高于Non-Posted型。

TLP类型：
在这里插入图片描述
如下图，数据链路层和物理层在数据包通过发送器各层时为其添加部分内容，然后在接收端验证这些部分是否在链路上正确传输。
在这里插入图片描述
TLP Packet Assembly
在这里插入图片描述

TLP Packet Disassembly
在这里插入图片描述

Non-Posted Transactions

Ordinary Reads （普通读）

下图显示的是一个Endpoint向System Memory发送读请求（Read Request）的例子。

Endpoint的读请求通过了两个Switch，然后到达其目标，即Root。Root对读请求的包进行解码后，并从中识别出操作的地址，然后锁存数据，并将数据发送至Endpoint，即包含数据的Completion包，ClpD
在这里插入图片描述

Locked Reads

Locked请求实际上是PCIe为了兼容早期的PCI总线而设置的一种方式，对于非PCI兼容的设计中，是不允许使用Locked操作的。并且也只有Root可以发起Locked请求操作，Endpoint是不可以发起Locked请求操作的。下图显示的是一个简单的Locked Read请求操作：
在这里插入图片描述
IO and Configuration Writes

下图是一个Non-Posted IO写操作的例子。和Locked操作一样，IO操作也是为了兼容早期的PCI设备，在PCIe设备中也是不建议使用。
在这里插入图片描述

Posted Writes

Memory Writes
PCIe中的Memory写操作都是Posted的，因此Requester并不需要来自Completer的Completion。
因此没有返回Completion，所以当发生错误时，Requester也不会知道。但是，此时Completer会将错误记录到日志（Log），然后向Root发送包含错误信息的Message。
在这里插入图片描述

Message Writes

和其他的几种类型不太一样，Message支持多种Routing方式。比如Requester可以将Message发送至一个指定的Completer，但是不管指定的Completer是不是Root，Root都会自动的收到来自任何一个Endpoint发送的Message。此外，当Requester是Root的时候，Requester还可以向所有的Endpoint进行广播发送Message。
Message机制的提出帮助PCIe总线省去了很多PCI总线中的边带信号。PCI中很多用于中断、功耗管理、错误报告的边带信号，在PCIe中都通过了Message来进行实现了。

Quality of Service (QoS)
PCIe总线设计之初，充分考虑到了音频和视频传输等这些对时间要求特别敏感的应用。为了保证这些特殊应用的数据包能够得到优先发送，PCIe Spec中为每一个包都分配了一个优先级，通过TLP的Header中的3位（即TC，Traffic Class）
在这里插入图片描述

TC值越大，表示优先级越高，对应的包也就会得到优先发送。一般来说，支持QoS（Quality of Service）的PCIe总线系统，对于每一个TC值都会有一个独立Virtual Channel（VC）与之对应。这个Virtual Channel实际上就是一个Buffer，用于缓存数据包。

在这里插入图片描述

数据链路层

数据链路层不仅可以转发来自事务层的包（TLP），还可以直接向另一个相邻设备的数据链路层直接发送DLLP，比如应用于Flow Control和Ack/Nak的DLLP。如下图所示：
在这里插入图片描述

DLLP组装。
如上图，DLLP起源于数据链路层，并被接收器的数据链路层消耗。一个16位的CRC被添加到DLLP核心，以检查接收器的错误。DLLP内容被转发到物理层，物理层在数据包上附加一个Start和End字符，然后编码并使用所有可用的通道在链路上传输它。

DLLP拆卸。
当物理层接收到DLLP时，对比特流进行解码，并删除开始帧和结束帧字符。数据包的其余部分被转发到数据链路层，该层检查CRC错误，然后根据数据包采取适当的操作。数据链路层是DLLP的目的地，因此它不会被转发到事务层。

Ack/Nak
数据链路层还实现了一种自动的错误校正功能，即Ack/Nak机制。如下图所示，发送方会对每一个TLP在Replay Buffer中做备份，直到其接收到来自接收方的Ack DLLP，确认该DLP已经成功的被接受，才会删除这个备份。如果接收方发现TLP存在错误，则会向发送发发送Nak DLLP，然后发送方会从Replay Buffer中取出数据，重新发送该TLP。
在这里插入图片描述
数据链路层的2种包
一种是只在数据链路层传输的DLLP
一种是转发来自事务层的TLP
在这里插入图片描述
链路层的第二个主要功能是流量控制。在上电或复位之后，该机制由数据链路层在硬件中自动初始化，然后在运行时更新。

最后，链路层也参与电源管理，因为DLLP用于与链路和系统电源状态相关的请求和握手进行通信。

物理层

物理层处于PCIe体系结构中的最底层，所以无论是TLP还是DLLP都必须通过物理层完成收发操作。来自数据链路层的TLP和DLLP都会被临时放入物理层的Buffer中，并被加上起始字符（Start & End Characters），这些起始字符有的时候也被称为帧字符（Frame Characters）。具体如下图所示：
在这里插入图片描述
物理层完成的一个重要的功能就是8b/10b编码和解码（Gen1 & Gen2），Gen3及之后的PCIe则采用了128b/130b的编码和解码机制。

物理层的另一个重要的功能时进行链路（Link）的初始化和训练（Initialization & Training），且是完全自动的操作，并不需要人为的干预。完成链路的初始化和训练之后，便可以确定当前PCIe设备的一些基本属性：
• Link width
• Link data rate
• Lane reversal ‐ Lanes connected in reverse order
• Polarity inversion ‐ Lane polarity connected backward
• Bit lock per Lane ‐ Recovering the transmitter clock
• Symbol lock per Lane ‐ Finding a recognizable position in the bit‐stream
• Lane‐to‐Lane de‐skew within a multi‐Lane Link

PCIe物理层处理可以转发TLP和DLLP之外，还可以直接发送命令集（Ordered Sets）。之所以称其为命令集，是因为它并不是真正意义上的包（Packet），因为物理层不会为其添加起始字符（Start & End Characters）。并且命令集始于发送端的物理层，结束语接收端的物理层。虽然命令集没有起始字符，但是对于Gen1&Gen2版本的PCIe物理层来说，会为其添加一个叫做COM的字符作为开始字符，随后跟着三个或者更多的信息字符。

命令集（Ordered Sets）的收发示意图，如下图所示：
在这里插入图片描述

命令集（Ordered Sets）的结构图如下图所示：
在这里插入图片描述
命令集主要用于链路的训练操作（Link Training Process）。此外，命令集还用于链路进入或者退出低功耗模式的操作。

示例

现在，让我们通过一个示例来回顾整个Link协议，以说明从Requester发起内存读取请求到从Completer获得所请求的数据所发生的步骤。

Memory Read Request
在这里插入图片描述

Completion with Data
在这里插入图片描述

参考链接：
https://blog.youkuaiyun.com/zsmcdut/article/details/120037283
https://blog.youkuaiyun.com/zsmcdut/article/details/120037261
https://blog.youkuaiyun.com/zsmcdut/article/details/120037299

从零开始讲PCIe（9）——PCIe总线体系结构
apple_53311083的博客
10-06 1320
总体来说，设备发出的请求或完成数据包的内容首先在事务层（Transaction Layer）中组装，这个过程基于设备核心逻辑提供的信息，这些信息有时也被称为软件层（虽然规范中没有使用这个术语）。当数据包传递到数据链路层（Data Link Layer）时，会在数据包中添加额外的信息，以便在相邻的接收端进行错误检查，并且数据包的副本会在本地存储，以便在发生传输错误时能够重新发送。分层方法对硬件设计者是很有好的，因为如果逻辑划分得当，在迁移到新版本的PCIe规范时，可以只改变现有设计的某一层，而不影响其他层。
手把手教你学PCIE（2.1.1）--PCIe 的物理层 (Physical Layer)
MHD0815的博客
10-05 1811
PCI Express (PCIe) 的物理层是整个 PCIe 系统中最底层的部分，负责在物理介质上发送和接收电信号。物理层的主要任务包括电气信号传输、链路训练、时钟同步和信号完整性管理。以下是 PCIe 物理层的详细介绍。PCIe 的物理层是整个 PCIe 系统中最底层的部分，负责在物理介质上发送和接收电信号。通过理解物理层的工作原理和关键技术，可以更好地设计和调试 PCIe 系统，确保数据的高效、可靠传输。希望这些详细的解释能够帮助你更好地理解和应用 PCIe 技术。
PCIe学习笔记2：PCIe体系架构——PCIe设备层次
membre_non的博客
05-19 7019
PCI Express（PCIe）学习笔记
pcie层次结构
06-08
PCIe 规范对于设备的设计采用分层的结构，有事务层、数据链路层和物理层组成，各层有都分为发送和接收两功能块
PCIe从入门到精通之五：PCIe分层结构
dwy791005的专栏
09-14 1590
本文介绍了PCIe总线的分层结构，包括应用层、事务层、数据链路层和物理层。各层分工明确，下层为上层服务，保证数据传输的高效可靠。物理层负责信号传输，数据链路层确保数据可靠传输，事务层处理数据封装和流量控制。文章还展示了Root Complex、Switch和Endpoint的分层互联，以及数据包在分层结构中的传输过程。这种分层设计简化了系统实现，提高了灵活性。最后预告了下一篇文章将探讨PCIe数据包的传输原理。
基于FPGA的PCIe接口设计---01_PCIe基本概念
热门推荐
wenjia7803的博客
04-25 4万+
有好几个月没来更新博客啦，但是我并不是在偷懒，已经整理好好几篇的材料，后面陆续会发表出来，敬请期待！哈哈... 最近这几个月都在啃PCIe，各种查资料，看文献。总算有点头绪了，这不，就急急忙忙跟大伙分享一下劳动成果，如果有理解得不对的地方，请大神不吝赐教啊！ 好了，言归正传。关于基于FPGA的PCIe接口设计，我规划分3篇来阐述。第一篇：介绍PCIe的基本概念；第...
PCIE分层结构
qq_44898332的博客
07-08 340
发送端的retry_buffer，在发送的同时保存在buffer中，接收端DL检测正确，返回Ack，发送端删除buffer中的包，不正确返回Nck，发送端重新发送buffer中的包。读不能穿越写：若给一个地址A写包但流控机制判断无空间存储，则发送失败，再发送读地址A上的包，则发送失败，即读不能穿越写。发送端的事务层：创建TLP，接收端的事务层：解析和校验PCIE包（来自接收端的TLP，拆解为原始数据）Memory Read/Write/Read Lock：Write不需要响应返回，其他需要。
使用jdk1.8新特性实现多数据源分页
weixin_49051190的博客
10-26 692
项目中碰到返回得数据是多个库，多个sql来得数据。每个sql中得数据量都不同，那么怎么实现分页呢 jdk1.8很好得解决了这个问题 1.先将所有数据源取出放在一个list中 2.然后进行分页 a就是分页数据 ...
【PCIe】 PCIe 拓扑结构与分层结构
pannlz的博客
03-08 1808
介绍pcie拓扑结构与分层结构
浅谈PCIe体系结构.zip_pcie_pcie 体系
07-15
PCIe协议采用了分层架构，主要包括物理层（PHY）、链接层（Link Layer）和事务层（Transaction Layer）。物理层负责信号传输，链接层处理错误检测和恢复，事务层则负责将数据封装成PCIe事务包进行传输。此外，还有一...
[转]老男孩读PCIe之三：PCIe分层结构
ddk43521的博客
08-16 676
来源： http://www.ssdfans.com/?p=3700 绝大多数的总线或者接口，都是采用分层实现的。PCIe也不例外，它的层次结构如下： 图3.1 PCIe定义了下三层（彩色部分）：事务层（Transaction Layer），数据链路层（Data Link Layer）和物理层（Physical Layer），每层职能是不同的，且下...
PCIe物理层
一个早起的程序员
06-05 3961
这篇文章来聊一聊PCIe总线的最底层——物理层（Physical Layer）。在PCIe Spec中，物理层是被分为两个部分单独介绍的，分别是物理层逻辑子层和物理层电气子层，其中后者一般都是采用SerDes来实现的。本篇文章只是简单地介绍一些PCIe物理层的基本概念，关于物理层详细、深入地介绍，请关注我后续的连载博文。 由于物理层处于PCIe体系结构中的最底层，所以无论是TLP还是DLLP都必...
PCIe学习笔记（4）---PCIe的层次结构--TRANSACTION LAYER
03-09 6817
1. PCIE分为下列层次： DEVICE CORE/SOFTWARE LAYER TRANSACTION DATA LINK PHYSICAL 2. DEVICE CORE/SOFTWARE LAYER 这一次，其实就是具体的功能层，例如，网卡的功能，这就需要网卡的硬件部分以及网卡的驱动 3. TRANSACTION LAYER 有四种REQUEST MEM
PCIe 分层协议简介
m0_47581558的博客
01-23 1877
本文介绍PCIe分层封包的概念和各层功能介绍，内容基本来源于BaseSpec。
PCIe协议栈之物理层深度解析
浩瀚之水的专栏
03-18 1998
PCIe物理层（Physical Layer）是PCIe协议栈的最底层，负责将数字数据转换为物理信号并通过链路传输。其设计融合了高速信号处理、编码优化与动态链路管理，是PCIe实现高带宽、低延迟的核心基础。
4. PCIe的分层结构的事务层 TLP事务包分析
basketball616的博客
09-08 1002
PCIe 事务层的TLP（Transaction Layer Packet）包是PCIe协议中用于在主机和外设之间传输数据和控制信息的基本数据单元。它确保了主机和外设之间能够高效、可靠地进行数据交换。通过TLP包，PCIe能够支持多种复杂的操作，如DMA（Direct Memory Access）传输、设备配置等。TLP 主要由 3 个部分组成：Header、数据（可选，取决于具体的 TLP 类型）和 ECRC（End to End CRC，可选）。TLP 都始于发送端的事务层，终于接收端的事务层。
PCIe总线物理层
weixin_30915951的博客
06-05 400
在PCIe Spec中，物理层是被分为两个部分单独介绍的，分别是物理层逻辑子层和物理层电气子层，其中后者一般都是基于SerDes来实现的。 由于物理层处于PCIe体系结构中的最底层，所以无论是TLP还是DLLP都必须通过物理层完成收发操作。来自数据链路层的TLP和DLLP都会被临时放入物理层的Buffer中，并被加上起始字符（Start & End Characters），这些...
PCIe协议的分层结构如何工作？
最新发布
10-25
<think>我们正在讨论PCIe协议的分层结构工作原理。根据引用[1]，PCIe规范采用三层结构：事务层（Transaction Layer）、数据链路层（Data Link Layer）和物理层（Physical Layer）。每一层都分为发送和接收两个功能块。下面我将详细解释每一层的工作原理。 1. **事务层（Transaction Layer）**： - 这是最高层，负责生成和处理事务层包（TLP）。TLP用于承载通信事务，如读写请求、配置请求等。 - 在发送端，应用程序（设备核）生成TLP，并将其存储在发送缓冲器中，等待向下层传递。 - 在接收端，事务层从下层接收TLP，提取出有效数据，并传递给上层应用程序。 2. **数据链路层（Data Link Layer）**： - 位于事务层和物理层之间，主要负责错误检测和纠正，确保数据的可靠传输。 - 在发送端，数据链路层在TLP包上添加附加信息（如序列号和CRC校验码），形成数据链路层包（DLLP）。这些附加信息用于接收端进行错误检查。 - 在接收端，数据链路层检查DLLP的完整性。如果检测到错误，会请求重传；如果无误，则去除附加信息，将TLP传递给事务层。 3. **物理层（Physical Layer）**： - 最底层，负责实际的信号传输。包括信号的编码、串行化、发送和接收。 - 在发送端，物理层对DLLP进行编码（如8b/10b编码或更高版本的128b/130b编码），并将其分配到可用的通道（Lane）上，通过差分信号发送出去。 - 在接收端，物理层接收串行数据，进行解码和去串行化，然后将数据链路层包（DLLP）传递给数据链路层。 整个数据传输过程可以概括为： - **发送端**：事务层生成TLP → 数据链路层添加附加信息形成DLLP → 物理层编码并发送。 - **接收端**：物理层接收并解码 → 数据链路层检查错误并去除附加信息 → 事务层提取有效数据。 这种分层结构确保了数据传输的可靠性和高效性[^1]。 §§相关问题§§ 1. PCIe事务层支持哪些类型的TLP？ 2. PCIe数据链路层如何实现错误检测和重传？ 3. PCIe物理层的编码机制如何提升传输效率？ </think>### PCIe协议分层结构的工作原理 PCIe协议采用三层架构实现高效数据传输，各层独立工作且协同完成设备通信[^1]： #### 1. **事务层（Transaction Layer）** - **核心功能**：生成和处理事务层包（TLP），封装读写请求、配置命令等操作。 - **发送端**：应用程序生成TLP（含地址、命令类型、载荷数据），存储至发送缓冲区。例如：CPU发起内存读请求时，TLP格式为： $$ \text{Header} + \text{Payload} + \text{CRC} $$ - **接收端**：解析TLP包头，提取操作指令并传递给上层应用（如将数据写入GPU显存）[^1]。 #### 2. **数据链路层（Data Link Layer）** - **核心功能**：确保传输可靠性，通过数据链路层包（DLLP）实现错误检测和流控制。 - **发送端**： - 为TLP添加序列号（Sequence Number）和链路CRC校验码 - 封装成DLLP包：$ \text{TLP} + \text{Seq\#} + \text{LCRC} $ - **接收端**： - 验证LCRC和序列号连续性 - 若检测错误，通过NAK信号触发发送端重传 - 成功则剥离DLLP头部，将TLP递交事务层[^1]。 #### 3. **物理层（Physical Layer）** - **核心功能**：信号编解码与物理传输，采用差分串行传输（对比PCI的并行传输）[^2]。 - **发送端**： - 对DLLP进行编码（如PCIe 3.0+的128b/130b编码） - 串行化数据并分配到多条通道（Lanes） - 通过差分信号驱动传输 - **接收端**： - 时钟恢复与信号均衡 - 解串行化数据并解码 - 将原始比特流递交数据链路层[^1]。 #### **分层协作流程** ```mermaid graph LR A[应用程序] -->|生成请求| B(事务层：组TLP包) B -->|TLP传递| C(数据链路层：加Seq#/LCRC) C -->|DLLP传递| D(物理层：编码/串行化) D -->|差分信号| E[接收端物理层] E -->|解码| F(接收端数据链路层) F -->|错误校验| G(接收端事务层) G -->|提取数据| H[目标应用程序] ``` 该架构通过分层解耦实现： 1. **事务层**处理语义级操作（如地址映射） 2. **数据链路层**保障传输可靠性（错误重传） 3. **物理层**优化信号完整性（高速串行传输）[^1][^2]。
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值