本文介绍了Cortex-M3处理器的中断管理，包括256个优先级和128个抢占级的详细机制，以及如何处理悬起的中断。此外，还探讨了DMA的通道映射、源目标传输和相关寄存器配置，强调了中断状态寄存器和中断标志清除寄存器在DMA操作中的作用。
中断
Cortex-M3
《ARM Cortex-M3权威指南》中定义：
编号为 1－15 的对应系统异常，大于等于 16 的则全是外部中断。除了个别异常的优先级被定死外，其它异常的优先级都是可编程的。
所有能打断正常执行流的事件都称为异常
复位，NMI 和硬 fault无论何时出现，都立即无条件抢占所有优先级可编程的“平民异常”。
可联系 startup_stm32xx.s文件来理解
256 个优先级和 128 个抢占级
CM3 还把 256 级优先级按位分成高低两段，分别是抢占优先级和亚优先级。
NVIC 中有一个寄存器是“应用程序中断及复位控制寄存器”（(AIRCR)，一个位段名为“优先级组”。该位段的值对应每一个优先级可配置的异常——把其优先级分为对应组别形式的两个位段。
亚优先级至少是 1 个位。因此抢占优先级最多是 7 个位，造成了最多只有 128 级抢占的现象。
抢占优先级决定了抢占行为：当系统正在响应某异常 L 时，如果来了抢占优先级更高的异
最低0.47元/天 解锁文章
扫一扫
1万+
被折叠的 条评论
为什么被折叠?
到【灌水乐园】发言
