#浅谈# 半导体存储器件 （二）

引言：

        在复杂的数字电路中，不仅需要对数字信号做算术运算和逻辑运算，还需要在运算过程中将运算数据和运算结果保存起来。本节介绍存储电路。     

        将只能存储一位数据的电路叫存储单元；存储一组数据的存储电路叫寄存器(Register)；存储大量数据的存储电路叫存储器(Memory)。   

---

1、SR锁存器

        SR锁存器（Set-Reset Latch）：是静态存储单元中最基本、也是电路结构最简单的一种。一般由或非门或与非门组成。

2、触发器

工作方式：电平触发、边沿触发、脉冲触发。

        电平触发：

                (1)只有当 CLK 变为有效电平时,触发器才能接受输入信号,并按照输人信号将触发器的输出置成相应的状态。

                (2)在 CLK=1 的全部时间里,S 和 R 状态的变化都可能引起输出状态的改变。在 CLK 回到0 以后,触发器保存的是 CLK 回到0以前瞬间的状态。
                根据上述的动作特点可以想象到,如果在 CLK=1期间 、R 的状态多次发生变化,那么触发器输出的状态也将发生多次翻转,触发器的抗干扰能力较差。

        边沿触发：抗干扰能力较强。

        脉冲触发：不赘述。

按逻辑功能分类：将时钟控制的触发器分为SR触发器、JK触发器、T触发器、D触发器；

触发器的动态特性：输入信号、时钟信号以及两者配合关系的要求；用：建立时间、保持时间、传输时间延迟以及最高时钟频率等几个参数具体描述触发器的动态特性。

        建立时间：输入信号先于时钟信号CLK动作沿到达的时间；

        保持时间：时钟信号CLK到达后，输入信号仍需要保持不变的时间；

        传输延迟时间：指从CLK动作沿到达开始，直到触发器输出的新状态建立所需要的时间。

        最高时钟频率：最高时钟频率是指触发器在连续、重复翻转的情况下,时钟信号可以达到的最高重复频率。

3、寄存器

        寄存器：实际上是一组具有公共时钟信号输入的触发器；n个触发器组成的寄存器可以存储一组n位的二值数据；寄存器能存储一组二进制代码；由一组触发器组成。

4、存储器        

        静态存储单元：由门电路连接而成，包括各种电路结构的锁存器和触发器。只要不切断供电电源，静态存储单元的状态会一直保持。

        动态存储单元：利用电容的电荷存储效应来存储数据；工作速度低于静态存储单元，必须定期“刷新”（将原来的数据重新写入），才能保证数据不会丢失。

        存储器的基本结构：由存储矩阵和读/写控制电路两部分组成。

        工作方式：分为随机存储器（RAM，Random Access Memor）和只读存储器（ROM, Read-Only Memory）。

                RAM的工作特点是可以随时从其中快速读出和写入数据。RAM分为静态RAM(SRAM)和动态RAM(DRAM)。SRAM中采用的是静态存储单元，DRAM中采用的是动态存储单元。

               ROM的工作方式与RAM不同，在正常的读/写工作状态下，只能从其中读出所存储的数据。因此，ROM一般用来存储一些固定的数据。可分为：“掩模ROM”（Mask Read-Only Memory）、“可编程ROM”（PROM,Rrogrammable Read-Only Memory）、“可擦除的可编程ROM”（EPROM，Erasable Rrogrammable Read-Only Memory）、“电信号擦除的可编程ROM”（E2PROM，Electrically Erasable Rrogrammable Read-Only Memory）。

                掩模ROM：存储的数据在制作芯片时已经确定，无法更改；

                PROM:数据根据用户的需要写入，一经写入无法更改；

                EPROM:数据根据用户的需要写入，可以擦除重写，更具灵活性。

                E2PROM:电可擦除，擦除改写速度比读出速度慢，一般用于只读存储器；

        因为半导体存储器的存储单元数目极其庞大而器件的引脚数目有限,所以在电路结构上就不可能像寄存器那样把每个存储单元的输入和输出直接引出。为了解决这个矛盾,在存储器中给每个存储单元编了一个地址,只有被输入地址代码指定的那些存储单元才能与公共的输入/输出引脚接通,进行数据的读出或写入。

        由于动态存储器存储单元的结构非常简单,所以它所能达到的集成度远高于静态存储器。但是动态存储器的存取速度不如静态存储器快。由于断电以后随机存储器中数据将随之消失,所以不宜用它保存那些需要长期保存的数据。

        从制造工艺上又可以将存储器分为双极型和 MOS 型。鉴于 MOS 电路(尤其是 CMOS电路）具有功耗低、集成度高的优点,所以目前大容量的存储器都是采用 MOS 工艺制作的。   

4.1 静态随机存储器（SRAM）

        结构和工作原理：SRAM 电路通常由存储矩阵、地址译码器和读/写控制电路(也称输人/输出电路)三部分组成。存储矩阵由许多存储单元排列而成,每个存储单元能存储1位二值数据(1或0),在译码器和读/写电路的控制下,既可以写人 1或0,又可以将存储的数据读出。地址译码器一般都分成行地址译码器和列地址译码器两部分。行地址译码器将输人地址代码的若干位译成某一条字线的输出高、低电平信号,从存储矩阵中选中一行存储单元;列地址译码器将输入地址代码的其余几位译成某一根输出线上的高、低电平信号,从字线选中的一行存储单元中再选1位(或几位),使这些被选中的单元经读/写控制电路与输人/输出端接通,以便对这些单元进行读、写操作。   

        SRAM的静态存储单元： 静态存储单元是在SR锁存器的基础上附加门控管而构成的；因此，它是靠锁存器的自保功能存储数据的。

4.2 动态随机存储器（DRAM）

        DRAM 的动态存储单元是利用MOS电容可以存储电荷的原理制成的。由于存储单元的结构能做得非常简单,所以在大容量、高集成度的 RAM 中得到了普遍的应用。但由于 MOS 电容的容量很小(通常仅为几皮法),而漏电流又不可能绝对等于零,所以电荷保存的时间有限。为了及时补充漏掉的电荷以避免存储的信号丢失,必须定时地给电容补充电荷,通常将这种操作称为刷新或再生。因此,DRAM 工作时必须辅以必要的刷新控制电路(控制电路通常是做在DRAM 芯片内部的),同时也使操作复杂化了。尽管如此,DRAM 仍然是目前大容量 RAM 的主流产品。
        早期采用的动态存储单元为四管电路或三管电路。这两种电路的优点是外围控制电路比较简单,读出信号也比较大,而缺点是电路结构仍不够简单,不利于提高集成度。单管动态存储单元是所有存储单元中电路结构最简单的一种。虽然它的外围控制电路比较复杂,但由于在提高集成度上所具有的优势,使它成为目前所有大容量 DRAM 首选的存储单元。

4.3 只读存储器（ROM）

        ROM的电路结构包含存储矩阵、地址译码器和输出缓存器。存储矩阵由许多存储单元排列而成。存储单元可以用二极管构成,也可以用双极型三极管或MOS管构成。每个单元能存放1 位二值代码(0或 1)。每一个或一组存储单元有一个对应的地批代码。常 ROM 都采用多位数据并行输出的结构形式,每个确同时选中二组存储单元。

        地址译码器的作用是将输人的地址代码译成相应的控制信号,利用这个控制信号从存储矩阵中将指定的单元选出,并把其中的数据送到输出缓冲器。
        输出缓冲器的作用有两个,一是能提高存储器的带负载能力,二是实现对输出状态的三态控制,以便与系统的总线连接。

4.4存储器容量的扩展

        位扩展方式：如果每一片ROM或RAM 中的字数已经够用而每个字的位数不够用，则应采用位扩展的连接方式,将多片 ROM或RAM 组合成位数更多的存储器。

        字扩展方式：字扩展方式；