phy-MDC时钟修改

最新推荐文章于 2025-03-26 17:00:30 发布
最新推荐文章于 2025-03-26 17:00:30 发布
阅读量1.5k 收藏 1
点赞数
CC 4.0 BY-SA版权
分类专栏： linux 文章标签： 网络 phy 8211
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.youkuaiyun.com/weixin_42330983/article/details/128682214
文章讨论了在更换电平转换芯片后通信未成功的问题，可能的原因是芯片在开漏模式下的速度限制。为解决问题，建议将内核PHY的MDC时钟降低到2M以下，并将PHY的复位时间延长到30MS。文中详细说明了如何在IMX6QDL平台的设备树中修改ENET_MSCR寄存器的值来调整MDC时钟，并确认了相关驱动代码的匹配性。

摘要生成于 C知道 ，由 DeepSeek-R1 满血版支持， 前往体验 >

问题分析:我们这边更换一种电平转换芯片，还是没调通。可能一个原因是这个芯片在开漏模式下速速最高到2M有关，您那边能帮忙协调一下，把内核PHY的MDC时钟改为2M以下，另把PHY的复位时间由现在的13MS左右调整到30MS左右我们试一下

在imx6qdl.dtsi中有

#include <dt-bindings/clock/imx6qdl-clock.h>

在dt-bindings/clock/imx6qdl-clock.h中定义了各种时钟，用到什么时钟只需写入对应宏即可
在这里插入图片描述
IMX6QDL_CLK_ENET_REF 190
IMX6QDL_CLK_ENET 117
内存映射后的绝对地址
在这里插入图片描述
从Memory Maps 里面找到ENET的地址
在这里插入图片描述
在这里插入图片描述
在这里插入图片描述
对应起来了
搜索MDC时钟，计算公式如下：
在这里插入图片描述
可以看到给的是25M时钟
在这里插入图片描述
在这里插入图片描述
所以ENET_MSCR寄存器的6-1应该写为15 10101 算得MDC为1.5M左右

原值为：0xd 1101 2.5M
改为： 0x15 10101 1.5M
ENET_MSCR=0x2A

drivers/net/ethernet/freescale/fec_main.c 中
在这里插入图片描述
在这里插入图片描述
都对上了，修改完成

信号与电源完整性3：单网络上的信号噪声问题，不再受振铃困扰
fydar的博客
04-09 1172
很多设计师，尤其是数字电路的电子设计师，经常会遇到信号振铃过大的问题，有时信号振铃过大甚至会造成误码。信号的振铃问题就是单网络上的信号噪声引起的典型问题。接下来，硬小二将详细介绍单网络上的噪声引起的原因和消除的方法，希望大家学习后，对于单网络设计有不一样的见解，同时不再受信号振铃的困扰。...
PHY- PHY芯片概述
04-09 2935
关于Internet Protocal的分层模型可以参考文章 ：【Internet Protocal-OSI模型中的网络分层模型】，下面我们讲讲底层以太网控制器和收发器的知识。其主要是处理OSI模型中的物理层和链路层的事情。在CAN/CANFD、FlexRay等总线中，有控制器Controller和收发器Transceiver。类似地，在以太网总线中，有以太网控制器和以太网收发器。
linux修改mdc时钟,Linux下用xsupplicant或mdc拨号上网
weixin_28813025的博客
05-16 397
Linux下用xsupplicant或mdc拨号上网发布时间:2006-09-14 01:14:00来源:红联作者:nxfte可以用xsupplicant或者mdc-ssdxsupplicant(1)下载xsupplicant.zip文件，解压，得到如下几个包libdnet-1.6.tar.gzlibpcap-0.7.1.tar.gzopenssl-0.9.7b.tar.gzxsupplicant...
【硬件】以太网PHY芯片有三个时钟说明
wind
01-14 1万+
硬件以太网PHY芯片有三个时钟，对此进行了梳理： PHY芯片时钟的选择： PHY芯片中有3个时钟, Gtx_clk,Rx_clk ,Tx_clk。 GTX_CLK仅使用在GMII模式下，时钟频率为125M，发送数据时的时钟。 RX_CLK 在GMII和MII模式下均可使用，网络接收数据的时钟。 TX_CLK仅使用在MII模式下，发送数据时的时钟。 与MII接口相比，GMII的数据宽度由4位变为8位...
PHY的MDIO/MDC简介
linyangspring的专栏
05-27 1万+
MDIO/MDC是在IEEE 802.3ae中加入的用来沟通MAC层
phy芯片的千兆以太网的时钟传输方向
scottar的博客
12-16 6868
1、参考文章 link 说明：从上面的结论可以看出，对于千兆的我网络来说，都是由数据传输的发出方提供时钟，但是实际上，对于千兆的phy芯片很多的还都是兼容百兆的时钟的，因此，所以很多情况下，千兆数据传输的时候，是采用的是GTXC该管脚作为千兆的时钟。 GMII 和 MII 但是实际上，表格钟是有一定问题i的，以RTL8211 千兆以太网芯片作为说明： 关于上面这个表格，我们做出一个传输的方向。 为了说明和MII的百兆的区别，下图所示的为百兆的时的传输方向 根据上面的说明： 在千兆速率下，向PH
MDIO-MDC(SMI)接口.pdf
09-11
8. **MDIO时钟周期(MDIO Clock Cycle)**：MDIO时钟周期是指MDC时钟的一个完整的周期，即从上升沿到下一个上升沿的时间。 #### 五、MDIO-MDC(SMI)接口的时序图 为了更好地理解MDIO-MDC接口的通信过程，可以参考时序...
千兆以太网PHY-RTL8211F(D)(I)-CG-DataSheet规格书
12-05
- **MDC**：管理时钟引脚，配合MDIO使用。 此外，还有许多其他重要的控制和状态引脚，如电源引脚（VCC）、地线引脚（GND）等，它们对于确保芯片正常工作至关重要。 #### 结语 综上所述，《千兆以太网PHY-RTL8211F...
這是目前的nvethernet.ko (ether_linux.c) 我使用RTL8211F，RGMII Phy 並且設定了Device tree、GPIO、Pinmux 但目前有個狀況，只要我設定MDIO ENABLE (nvidia,enable-input = <TEGRA_PIN_ENABLE>;) 就會導致開機時，無法進入系統 我嘗試移除nveth這個driver，雖然可以進入系統，但是並沒有產生eth0，所以此driver是必要存在的 請幫我檢查為啥MDIO設定成ENABLE，就會導致我的RTL8211F Phy出問題 DTS: eth0:ethernet@2310000 { status = "okay"; phy-mode = "rgmii-id"; phy-handle = <&phy>; nvidia,mac-addr-idx = <0>; nvidia,max-platform-mtu = <16383>; nvidia,pause_frames = <1>; nvidia,phy-reset-gpio = <&gpio TEGRA234_MAIN_GPIO(G, 5) 0>; mdio { compatible = "nvidia,eqos-mdio"; #address-cells = <1>; #size-cells = <0>; phy: phy@1 { reg = <1>; nvidia,phy-rst-pdelay-msec = <224>; /* msec */ nvidia,phy-rst-duration-usec = <10000>; /* usec */ interrupt-parent = <&gpio>; interrupts = <TEGRA234_MAIN_GPIO(G, 4) IRQ_TYPE_LEVEL_LOW>; }; }; }; nvpps { status = "okay"; compatible = "nvidia,tegra234-nvpps"; primary-emac = <&eth0>; sec-emac = <&eth0>; reg = <0x0 0xc6a0000 0x0 0x1000>; }; GPIO: gpio_main_default: default { gpio-input = < TEGRA234_MAIN_GPIO(G, 4) >; gpio-output-high = < TEGRA234_MAIN_GPIO(G, 5) >; }; Pinmux: (Tx、Rx、MDC/MDIO、Reset、Interrupt) eqos_txc_pe0 { nvidia,pins = "eqos_txc_pe0"; nvidia,function = "eqos"; nvidia,pull = <TEGRA_PIN_PULL_NONE>; nvidia,tristate = <TEGRA_PIN_DISABLE>; nvidia,enable-input = <TEGRA_PIN_DISABLE>; }; eqos_td0_pe1 { nvidia,pins = "eqos_td0_pe1"; nvidia,function = "eqos"; nvidia,pull = <TEGRA_PIN_PULL_NONE>; nvidia,tristate = <TEGRA_PIN_DISABLE>; nvidia,enable-input = <TEGRA_PIN_DISABLE>; }; eqos_td1_pe2 { nvidia,pins = "eqos_td1_pe2"; nvidia,function = "eqos"; nvidia,pull = <TEGRA_PIN_PULL_NONE>; nvidia,tristate = <TEGRA_PIN_DISABLE>; nvidia,enable-input = <TEGRA_PIN_DISABLE>; }; eqos_td2_pe3 { nvidia,pins = "eqos_td2_pe3"; nvidia,function = "eqos"; nv
最新发布
04-02
RTL8211F是常用的PHY芯片，支持RGMII接口，但配置时需要注意电气属性和时钟设置。 首先，Device Tree的配置是关键。根据引用内容，用户之前可能配置了phy-mode为"rgmii"，并且尝试在MDIO节点中定义PHY。但出现系统...
phy子系统分析
chenqianleo的博客
12-12 4061
linux PHY 驱动 firefly-3399 linux内核版本：4.4 MAC（Media Access Control） 1.网络硬件部分 2.驱动部分 参考博客 http://www.jianshu.com/p/77bb0ba1768c http://www.360doc.com/content/13/0717/16/2768962_3006235
PHY、GMAC 与 RGMII 接口的时钟详解
qq_30883899的博客
03-26 1472
RGMII 是 GMII 的简化版本，主要用于千兆以太网通信。
Linux网络子系统之---- PHY 配置
JK198310的专栏
10-21 2万+
首先看下一个包在linux中整体是怎么走的。
【科普贴】MDIO接口详解
zangqihu的博客
07-18 3万+
其中Clause22帧格式，主要应用于千兆/百兆的以太PHY，Clause45定义帧格式，主要用于千兆以上的以太PHY。读情形，TA第1bit，PHY和MAC均释放总线控制输出高阻。TA第2bit，总线交由PHY控制，输出0，即读操作时TA为2‘bZ0（由于总线有上拉电阻存在，从总线上看到的依然是2’b10）。因为读操作的时候，地址传输和数据传输控制方不同，设置2bitTA的目的就是为了防止MDIO总线上产生竞争。无MDIO帧发送时，MDIO接口输出高阻（外部有上拉电阻，总线上看到的是高电平）。......
PHY_MDIO 接口设计
OpenFPGA的博客
05-24 4747
在以太网通信中，设备之间的物理局链路均由 PHY 芯片建立。PHY 芯片内部含有一些列寄存器，用户可通过这些寄存器来配置 PHY 芯片的工作模式以及获取 PHY 芯片的若干状态信息，如连接...
PHY简介（正点课堂笔记）
clayz_的博客
09-06 1194
PHY芯片简介：收发电、光模拟信号，经过解调和A/D转换通过介质接口（MII 或者 RMII）将信号转发到MAC内核LAN8720A和YT8512C简介：1、通过收发光电信号实现以太网MAC内核通信。2、PHY地址设置：a、LAN8720根据PIN10 引脚的 上拉（0x01） 下拉（0x00） 来确定PHY地址；b、YT8512C根据PIN24 和 PIN25 引脚的 上拉（0x10） 下拉（0x00）来确定PHY地址；
RTL8201 以太网PHY芯片 调试记录
有样学样
03-25 1万+
RTL8201F PHY芯片 以太网芯片 调试记录
MDC/MDIO通信时序图
热门推荐
依旧如此
12-11 3万+
MDC/MDIO接口定义 SMI：串行管理接口（Serial Management Interface），也被称作MII管理接口（MII Management Interface），包括MDC和MDIO两条信号线。MDIO是一个PHY的管理接口，用来读/写PHY的寄存器，以控制PHY的行为或获取PHY的状态，MDC为MDIO提供时钟。 MDIO原本是为MII总线接口定义的，MII用于连接MAC...
评论 1
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

北极……星

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付：¥1
获取中
扫码支付

您的余额不足，请更换扫码支付或充值

打赏作者

实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值