何时需要FIFO?
当模块A需要向模块B发送数据,但是发送数据和接受数据的速度不一样,这个时候就需要一个FIFO来做缓冲。
FIFO的深度
简单的想,FIFO的深度取决于FIFO内部存储的还未读取的数值的个数,当这个数达到最大的时候,就是FIFO的最小深度。
这里考虑的读写速度的差异,是写得速度比读的速度更快,这样才会有可能出现FIFO溢出的情况,才需要仔细考虑FIFO的深度为多少。但是当读比写快,或者读写一样快的时候又会怎样呢?下面会仔细分析。
写比读快
第一种情况
第一种情况很简单,如下图,已经告诉了连续写数据的长度(Burst Length),那么只需要考虑这段时间内最多会写进多少个数,以及会读走多少个数,二者只差就是FIFO的深度。
第二种情况
第二种情况和第一种类似,是说如果在连续的两次读和写之间都插入一个周期的延迟,结果会怎样?答案是没有变化,计算过程和第一种情况一样,如果感兴趣,可以下载本文最后的文件。
第三种情况
第三种情况是在读和写之间插入了不同的delay,就算过程其实也比较简单,如下图所示。本质上相当于改变了读写的速度,导致FIFO深度的要求产生变化。
第四种情况
第四种情况分析的是读写时钟的占空比发生改变的时候,对FIFO的深度有何影响?
答案是没有影响。