weixin_41925897的博客

原创 ansys仿真

强大的ansys, 用ANSYS仿真的一段导线。

原创 PCB安全电气间距

在这里插入图片描述。

原创 RLC串联谐振

the resonant circuit would have a large Q factor (1/R・ √L/C). If resonance occurs, the resonance circuit generates a large oscillating voltage across the gate and source terminals of the MOSFET。

原创 脉冲下跳沿提取电路

图1给出了一个电路，它只需要一个5V的电源。另外，它还需要一个CMOS或TTL（晶体管-晶体管逻辑）反相器，用于阈值电压下的触发。可以这样计算阈值V T- ：VT-=-[（V+ -V IH）×R1/R2+0.62]，其中， V T-为较低的电压阈值，V+是电源电压，而VIH是74HC132的高电平输入电压。尽管这个任务看似简单，但负脉冲的幅度为-5V~-2V。按照不同应用要求，正脉冲也需要不同的脉冲宽度，而负脉冲是梯形的。图1，本电路使用单一电源，有良好的噪声抑制能力，但不能可靠地转换梯形脉冲。

原创 verilog端口使用注意事项

下图存在组合逻辑反馈环，即组合逻辑的输出反馈到输入(赋值的左右2边存在相同的信号)，此种情况会造成系统不稳定。比如在data_in2=0的情况下，在data_out=0 时候，输出的数据会反馈到输入，输入再输出，从而造成不稳定。此种情况下要修改成时序逻辑。

原创 PCB传输线的长短问题

对于数字信号不能用基波来简单计算，因为数字信号含有多种高次谐波，按照信号上升沿(Tr)，和传输时间(Tp)来计算如果传输时间Tp>Tr/10,则认为传输线过长。对于模拟信号，当L

原创 示波器带宽和测量的关系

示波器的带宽指的是-3db带宽，比如100MHZ带宽的示波器，用它测量幅度是1V，频率是100Mhz的正弦波，示波器测量值会下降到0.707V，对于1Ghz采样率的示波器来说，最快1ns采样一次，则在上升沿最多有3–4个点。高于示波器带宽的信号会变小，下图是示例。

原创 互感对电路的影响

原创 电场的旋度

原创 LDO并联使用方案

原创 低通滤波器

原创 数字滤波器中的数字频率转换成模拟频率

Ω(数字信号频率)，每Ts秒采样一次，采样时刻可以用t=n*Ts表示。采样值可以用x(nTs)表示。同一个采样值在数字域中标记为x[n]，则x(nTs)=x[n]。f，频率w(弧度/秒)转换成频率f(Hz)，采样时间间隔Ts可以用1/fs代替，fs是采样频率。fs (其中fs是采样频率)此滤波器π对应的模拟频率f。

原创 数字信号的卷积

原创 MC34063应用过程中电感和电容值的计算

原创 【无标题】

所以，我们把R2和C1，C2阻抗加起来，如果阻抗等于0，那么整体并联的阻抗就是无穷大的了，即R2+1/sC1+1/sC=0，那么最终极点就是：s=-(1/C1+1/C2)/R2。除此之外，R2和C1串联之后，再与C2并联，也会在其它的频率点等于无穷大，有一个简单方法，只需要把R2和C1和C2的阻抗相加等于0，算出来的点就是极点，原理是什么呢？因为上面结构是并联的关系，首先，可以很容易观察到，当频率为0的时候，两个并联的支路阻抗都是无穷大，那么并联之后自然还是无穷大，即，0是这个补偿器的一个极点。

原创 拉普拉斯逆变换求RC充电曲线

当t = 2RC时，Vt = 0.86Vu；当t = 3RC时，Vt = 0.95Vu；当t = 4RC时，Vt = 0.98Vu；当t = 5RC时，Vt = 0.99Vu；可见，经过3~5个RC后，充电过程基本结束。当t = RC时，Vt = 0.63Vu；

原创 圆圈循环的数据检测是否有0点跨越

if(abs(sub_data) > (cyc / 2)) //如果两个点差的绝对值大于周期的一半，则认为发生了跳变，进行相应的调整。

原创 铝电解电容使用注意事项

and ST, or contact us for a special design for your requirements.(对于充放电应用，请使用专为该用途设计的电容器，例如我们的闪光灯和频闪电容器，PF型，7P型和ST型，或联系我们以获得符合您要求的特殊设计)voltage VR exceeds the greater of 10%(电容器的峰峰电压除以电容器的额定电压VR，其值大于10%) or。

原创 双脉冲测试电容容量计算

原创 Linux内核加载到内存的过程

CPU 执行int 0×19中断（略去了很多BIOS代码功能），转到相应的中断服务程序入口，该中断服务程序的功能是：找到软盘（比较古老，可以理解为系统盘），并加载第 一扇区至0x07c00处，该扇区存储着linux 0.11的引导程序，对应着源文件linux0.11/boot/bootsect.s。现在bootsect.s还没有执行完， 还有一块代码要加载进来，还是调用 int 0×13中断 ，将从第6扇区开始的约240个扇区的system模块加载到内存0×10000位置。这一步完全靠硬件实现。

原创 DCDDC芯片中电感的计算

DCDC开启到关断时刻时间是ton，电感上的电流变化是△i，电感上的电压变化是△U，则。从公式可以看出开算速度越快，电感量可以越小。

原创 42步进电机驱动模块性能

最大256细分，最大2A电流，最大450转/分钟，24V供电。

原创 光耦隔离参数解析

原创 FPGA中的LUT查找表工作原理。

在RAM中填入1110,后续的不同AB组合Y输出对应的值，实现上面逻辑表达式的功能。

原创 BMS设计基础知识

BMS设计时候要参考的电芯数据

原创 单片机按键开机检测

单片机按键开机检测

原创 积分电路中对电容的电介吸收性质的考虑

我们首先讨论电介质吸收， 也称为“浸润” ， 有时也称为“电介质迟滞” ， 这可能是我们了解最少而潜在破坏性最高的一种电容效应。典型方法是： 让电容充电 1 分钟以上， 然后短路 1 至 10 秒的建立时间， 最后让电容恢复约 1 分钟时间， 再测量残余电压（见参考文献 10）。实际操作中， 电介质吸收有多种表现形式， 例如： 积分器拒绝复位至 0， 电压频率转换器表现出异常非线性， 采样保持器表现出。一些设计中， 如果电介质吸收效应比较简单， 易于确定， 并且您愿意做一些微调， 则可以对其进行补偿。

原创 FPGA verilog设计的MODBUS CRC算法

(3).检测相异或后的CRC寄存器的最低位，若最低位为1：CRC寄存器先右移1位，再与多项式A001H进行异或；(2).把第一个 8 位数据与 16 位 CRC 寄存器的低位相异或，把结果放于 CRC 寄存器；(1).预置 16 位寄存器为十六进制 FFFF（即全为 1） ，称此寄存器为 CRC 寄存器；(4).重复步骤 3 ，直到右移 8 次，这样整个 8 位数据全部进行了处理；(5).重复步骤 2 到步骤4，进行下一个 8 位数据的处理；

原创 simulink基础知识

simulink电气库中黑色的是强电的库，蓝色是弱电的库，不能混用。

原创 零点极点传递函数以及伯德图

零点极点传递函数以及伯德图

原创 verilog向RAM中写入读取数据

/读10个或者写10个。if(count

原创 FPGA基础知识

FPGA基础知识

原创 socket相关函数解析

socket函数解析

原创 C标准库常用文件

C标准库常用文件

原创 testbench常用语句

testbench常用语句

原创 RGB LCD基础

LCD

原创 linux的启动流程

linux的启动流程

原创 Linux基础知识

Linuxrc rcS rc.localProfile文件

原创 飞思卡尔 HCS12（X）系列 MCU 的 Prm 文件中的逻辑地址和全局地址的转换

飞思卡尔 HCS12（X）系列 MCU 的 Prm 文件中的逻辑地址和全局地址的转换

原创 STM32F103串口2DMA

STM32F103串口2DMA