定时器→ADC→DMA→内存三级联动架构

march_birds

已于 2025-03-31 14:48:44 修改

阅读量1k

点赞数 30

分类专栏：驱动开发策略文章标签： c语言系统架构

于 2025-03-22 22:38:06 首次发布

本文链接：https://blog.youkuaiyun.com/weixin_41318806/article/details/146447998

版权

一、硬件架构设计

触发机制
使用定时器（如TIM2）的更新事件（UEV）触发ADC规则组转换，通过DMA实现自动搬运至内存缓冲区。采用定时器→ADC→DMA→内存三级联动架构，实现零CPU干预的周期性采样。
硬件资源分配
- TIM2：配置为PWM模式，ARR=1999，PSC=71（72MHz主频下生成1KHz触发信号）
- ADC1：多通道扫描模式，规则通道包含PA0-PA3（通道0-3）
- DMA1通道1：外设到内存传输，循环模式，半字对齐

二、CubeMX关键配置步骤

定时器配置

htim2.Instance = TIM2;
htim2.Init.Prescaler = 71;
htim2.Init.CounterMode = TIM_COUNTERMODE_UP;
htim2.Init.Period = 1999;  // 1ms触发周期
htim2.Init.ClockDivision = TIM_CLOCKDIVISION_DIV1;
HAL_TIM_Base_Init(&htim2);
TIM_ClockConfigTypeDef sClockSourceConfig = {0};
sClockSourceConfig.ClockSource = TIM_CLOCKSOURCE_INTERNAL;
HAL_TIM_Confi