GT收发器模块的一些使用记录

逗号检测(字节对齐)：K28.5 ，在字节对齐的基础上，做包头检测，检测的包头可以用来做时钟修正处理，逗号检测做完之后，有标志拉高。串并转换之后，K码可能分布在两个字节上，因此，要进行字节对齐，把K码对齐到一个字节上，然后再去解析后面的数据。

不要忘记在encoding and clocking中，勾选TXPLLREFCLK，这个是参考时钟通过PLL产生TXOUTCLK时钟的。

参考时钟：156.25，得到的用户时钟 250M。
状态机复位状态完成标志才能收发数据，sys_clk与DRP一样

IBUFDS的CEB 0为使能信号。

主的GT收发器和从的GT收发器，复位信号使用1个就行。

数据有效gt0_data_valid_in与手动对齐的端口是配合使用的，8B10B自动对齐直接给1.

gt0_rxuserrdy_in:准备使用的时候给高电平，直接给1就行。

rxclkcorcnt时钟矫正计数
rxdata_out:差分数据接收之后，内部进行串并转换，解码，跨时钟域处理，然后把数据给到FPGA逻辑，数据位宽与FPGA logic时钟域下的数据位宽相同，然后FPGA进行字节对齐

gt0_rxdisperr_in不常用

gtxrxn与gtxrxp：gt bank进来的数据接收端口

字节对齐信号：gt0_rxbyterealign_in，可用来作为整个PHY层正常工作的指示信号

gt0_rxdfelpmreset_in:felp复位信号不常用，给0。

gt0_rxoutclkfabric_out: 接收时钟输出，保留，不输出。

gt0_gtrxreset_in:输入端口复位，用不用都行，

gt0_rx_charisk_out:K码指示信号：0数据，1K码

tx_userrdy : 1

gt0_txdiffctrl_in: 差分输入的幅值控制。

gt0_txdata_in:发送端口数据的输入，FPGA逻辑数据位宽相同

gtx_txp_out,gtx_txn_out:输出出