ddr读时序波形_DDR时序学习笔记一二

最新推荐文章于 2025-09-27 16:25:27 发布
原创 最新推荐文章于 2025-09-27 16:25:27 发布 · 236 阅读 · 0 ·
CC 4.0 BY-SA版权
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
文章标签：

#ddr读时序波形

作者通过DDR布线接触到了时序概念，了解到时序对于DDR信号波形的相对位置约束。笔记分为两部分，第一部分介绍了DDR布线中线长匹配的挑战，第二部分则按驱动端、接收端和传输通道将时序参数分为三类，并重点解释了Tco参数的意义。

原标题：DDR时序学习笔记一二

高速先生前几期的自媒体文章里多次提到了时序，并且也写了很多时序方面的文章，这些文章都从不同的角度对时序的概念进行了阐述。作者读完之后深受启发，这里，作者也把自己对时序的理解表达出来，供网友们参考。

01

DDR时序学习笔记(一)

接触到时序概念，是从学习DDR布线开始的。作者以前只知道一个差分对里面的两根线需要等长，等长的原因是保证P和N两根线上传输的信号同时到达接收端，这样就不会有共模信号的出现。然而，在DDR实际布线中，难点在于各组信号间的线长匹配。

我们知道，DDR的四组信号之中，地址/命令/控制信号都是参考时钟信号的，数据信号参考DQS。具体来说，就是要这些信号波形的相对位置之间存在一定的约束。

02

DDR时序学习笔记(二)

作者按照自己的理解把时序参数分成了三类，一类是用来描述驱动端的，一类是用来描述接收端的，还有一类是用来描述传输通道的。对于驱动端，描述它的时序参数是Tco，Tco是指时钟触发开始到有效数据输出的器件内部所有延时的总和。这个参数描述了最开始信号从芯片出来的时候，时钟与数据之间的一个位置关系。

责任编辑：

（四）DDR协议命令波形时序一——（ACT、Read、Write）
Mr.翟的博客
04-02 6374
文章目录一、DDR命令真值表二、ACT激活命令时序要求2.1、ACTIVATE波形——tRRD、tFAW2.2、ACTIVATE波形——tRAS、tRC三、Read命令时序要求3.1、Read 波形——无Additive Latency3.2、Read 波形——有Additive Latency3.3、Read 波形——Additive Latency使用场景 一、DDR命令真值表 DDR的Command命令由CKE、CS#、RAS#、CAS#、WE#信号组成，这几个信号进行不同的搭配组合会形成不同的Co
搞DDR必懂的关键技术笔记：DDR training
叫好与叫座虽然不是对立面，但想在同一个作品中达到双重效果很难。
08-12 4481
在解释DDR（Double Data Rate）内存系统中的Training机制时，我们首先要理解DDR接口的基本特性和面临的挑战。DDR使用并行接口总线进行数据传输，这意味着多个数据位（如64位或128位）**同时在一组信号线上传输。**随着总线频率的增加，信号在PCB（印刷电路板）上的传输变得更加复杂，因为PCB走线的长度差异PVT（工艺、电压、温度）变化等因素会导致信号传播时间（即延迟）的差异。
shell总调度模板
weixin_46327368的博客
08-04 500
#! /bin/bash -x declare -r CURR_DIR=$(cd `dirname $0`;pwd) JOB_NAME=`basename $0 .sh` curr_date=`date +%Y%m%d` curr_time=`date +%H%M%S` # 日志存放目录 PRJ_NAME=${1:-"/${project_name-logs}"} LOG_ROOT_DIR=${CURR_DIR%$PRJ_NAME*}$PRJ_NAME"-logs" if [ ! -d "${LOG_R
DDR内存时序设置详解
09-28
DDR内存时序设置详解 DDR内存时序设置详解
DDR3读写时序
硬码农二毛哥的博客
03-14 6664
DDR接口时序比较复杂，想要完全搞懂需要下一番功夫。如果使用DDR3控制器IP控制DDR3，只需要熟悉DDR3读写时序就可以轻松控制DDR读写，下面分别对DDR接口信号和DDR读写时序进行介绍。
DDR内存时序指南
热门推荐
奋斗中拥有
04-15 1万+
  DDR 内存 既然叫做双倍速率SDRAM（Dual date rate SDRSM），就是说是SDRAM的升级换代产品。从技术上分析，DDR SDRAM最重要的改变是在界面数据传输上，其在时钟信号上升缘与下降缘时各传输一次数据，这使得DDR的数据传输速率为传统SDRAM的两倍。那么大家就应该知道了，我们所说的DDR400，DDR333，DDR266，他们的工作频率其实仅为那些数值的一半
DDR（三）DDR工作时序与原理
跬步千里，窥叶知秋
11-07 1万+
DDR SDRAM 全称为 Double Data Rate SDRAM，中文名为“双倍数据流 SDRAM”。DDR SDRAM 在原有的 SDRAM的基础上改进而来。下图是DDR和SDRAM的数据传输对比图 图上可以清楚的看到，DDR SDRAM可在一个时钟周期内传送两次数据，上升沿传一次，下降沿传一次。 1.DDR的基本原理 先来看一张DDR读操作时序图 从中可以发现它多了两个信号：C...
搞DDR，你是可以看看我的这篇笔记（四）
叫好与叫座虽然不是对立面，但想在同一个作品中达到双重效果很难。
07-29 772
从访问延迟的角度来看，显然“打开页” < “关闭页” < “跨页”。为了提高DDR数据总线的整体利用率，
HyperLynx（二十）DDR（三）DIMM、DD2、DDR3、DDR4和DDR5介绍
小幽余生不加糖
09-12 1万+
1.DIMM介绍 2.DDR2介绍 3.DDR3介绍 4.DDR4介绍 5.DDR5介绍1.DIMM介绍 之前老说到DDR和SDRAM，提到过DIMM，那么什么是DIMM呢？DIMM是指针脚插槽，也就是物理结构方面的分类；而SDRAM和DDR都是内部技术方面的分类。SDRAM:Synchronous Dynamic Random Access Memory，同步动态随机存储器。 而DDR（Double Data Rate）系列，严格意义上讲，应该是Double Data Rate SDRAM内存，也就是和说
为什么DDR4/DDR5内存要用Fly-by布线？
最新发布
tianpu2320959696的博客
09-27 163
DDR4-3200的时钟周期只有0.625ns，如果两条分支线路长度相差1cm，信号到达时间就会差0.05ns，占整个时钟周期的8%。这导致数据采样错位。当频率超过2000MHz，这些反射波会与原始信号叠加，造成严重的signal integrity问题，具体表现为波形畸变、眼图闭合等。版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。布线复杂：设计师必须确保每条分支长度完全相同，这在多层PCB设计中非常困难，特别是对于8颗粒以上的高密度内存条。
详细介绍 DDR3基础知识、参数、命令、时序等
03-09
详细介绍 DDR3基础知识、参数、命令、时序等
[DDR5] DDR5 SDRAM and DIMM Architecture (架构)
串起点滴
09-22 1028
- 拥有更高的工作频率 - 更高的存储密度，单Die容量更大。 - 采用更低的工作电压，进而带来功耗的相应降低。 - 采用全新的供电架构。 - 通道架构变化 - 支持更高容量的DRAM模组。
DDR时序
快跑Bug来啦！
10-13 6118
移植ddr时读到的ddr工作原理和时序分析，来自哔哩哔哩，原视频讲的很棒现在整理为文字。
DDR时序简介
qq_44257974的博客
01-01 1365
DDR时序简介
Tiny210(S5PV210) U-BOOT(八)----DDR工作时序与原理
南山一梦
10-23 3754
DDR SDRAM 全称为 Double Data Rate SDRAM，中文名为“双倍数据流 SDRAM”。DDR SDRAM 在原有的 SDRAM的基础上改进而来。下图是DDR和SDRAM的数据传输对比图 图上可以清楚的看到，DDR SDRAM可在一个时钟周期内传送两次数据，上升沿传一次，下降沿传一次。 1.DDR的基本原理 先来看一张DDR读操作时序图 从中可以发
DDR时序参数
weixin_55570036的博客
10-19 4073
DDR 时序参数
BIOS开发笔记 - DDR中的时序参数
tianpu2320959696的博客
11-03 1247
SDRAM与内存控制器的通讯简单的来讲，其实就是SDRAM执行一系列来自内存控制器的命令，如模式寄存器设置（Mode Register Set）、预充电（PRECHARGE）、激活（Bank ACTIVATE）、读（READ）、写（WRITE）等，这些是如何发送的呢？假如内存控制器发出的是读指令，SDRAM需要CL（CAS Latency）个时钟周期，将读取的数据（大小为SDRAM的位宽，x8则为8位，x16则16位）输出到DQ信号中，从低位到高位依次存放，没使用到的高位将保留上一次传输的数据。
从动态的角度分析DDR的时序结构
嵌入式Linux内核的博客
01-07 1269
从整体上了解了DDR的特性和静态图，包括原理、管脚图等。那么本章就要从动态的角度来分析时序结构，包括read/write的整个过程到数据返回发生了什么。对于DRAM，其主要由行和列组成，每一个bit中都是由类似右下图的类晶体管的结构组成，对于sdram的数据，可以通过控制column和row就可以访问sdram的随机地址的内容。读取某一个bit的状态，就是选中word line，那么图示中的晶体管M1就会导通，通过bit line的sense就可以感知到这个时候电容Cs上的状态，例如，现在如果这个bit的状
DDR2快速入门指南：技术文档与应用解析
从技术角度来看，DDR2 是 DDR（Double Data Rate）内存技术的第二代演进版本，相较于第一代 DDR 内存，在性能、功耗、容量等方面都有显著提升。DDR2 内存在当时广泛应用于台式机、笔记本电脑、服务器等各类计算机...
评论
成就一亿技术人!
拼手气红包6.0元
还能输入1000个字符  | 博主筛选后可见
 
红包 添加红包
表情包 插入表情
表情包 代码片
 条评论被折叠 查看
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值