fpga中例化乘法器_“安富利杯”赛灵思FPGA设计技巧与应用创新博文大赛------Spartan3硬件乘法器使用详解（4）...

最新推荐文章于 2024-07-05 10:13:02 发布

原创

最新推荐文章于 2024-07-05 10:13:02 发布 · 491 阅读

1 ·

CC 4.0 BY-SA版权

文章标签：

#fpga中例化乘法器

本文详述如何利用Xilinx CORE Generator调用Spartan3 FPGA中的硬件乘法器，包括创建IP、配置选项、生成例化代码以及MAC核的使用情况。

摘要生成于 C知道，由 DeepSeek-R1 满血版支持，前往体验 >

h前面已经介绍了Spartan3系列FPGA中硬件乘法器的用途、调用方法、结构特定等等，还介绍了使用一个专用硬件乘法器同时处理两个乘法的方法。接下来对它的一些具体使用方法做更深入的介绍。

1. 使用Xilinx CORE Generator来调用乘法器

前面给了一些硬件乘法器的Verilog HDL代码，不过一般都是直接使用“*”这个符号来调用MULT18*18模块，不能对它进行控制、使能等操作，在需要扩展使用的时候不够方便。

用过Xilinx CORE Generator系统的朋友都知道，Xilinx CORE Generator可以调用现有的IP核，并直接进行例化就可以调用，非常方便，省去了撰写大量代码的时间，而且其效率一般比我们自己写的还要高(毕竟是专门的研发人员做出来的)。所以在这里我们使用Xilinx CORE Generator来调用Xilinx FPGA的专用硬件乘法器。

首先需要在ISE Project Navigator中点击菜单栏中的“Project”，选择“New Source”。此时弹出了新建文件的窗口，这里我们选择IP(CORE Generator & Architecture Wizard)，输入想设定的文件名字(只要符合ISE文件命名规范即可)，然后点击next，此时ISE会调用IP的库；这里需要一定的时间，根据电脑配置而定，有时会有类似程序假死的现象产生。调用完成之后会出现选择IP的对话框。这里我们依次选择“View By Function”---“Math Functions”---“Multipliers”，这里出现了“Complex Multiplier”，它可以完成复数的乘法IP，我们暂时用不到，这里选择另一项：“Multiplier”，如图1所示。

图1 IP调用

点击next之后，会出现新建的文件的汇总信息(summary)；如果需要修改，则点击back返回，否则点击finish。此时，ISE又需要一定的时间来产生IP配置文件，即*.xco文件。之后出现了图2的对话框。