【SystemVerilog项目实践】2.AHB-SRAMC（AHB总线协议）

原创

已于 2022-07-21 15:48:00 修改 · 2.3k 阅读

33 ·

CC 4.0 BY-SA版权

文章标签：

#学习

于 2022-07-20 11:11:56 首次发布

本文详细介绍了AMBA2.0中的AHB（Advanced High-performance Bus）总线协议，包括其系统构成、总线互联、操作流程、信号类型、传输方式以及仲裁和响应机制。重点阐述了AHB如何通过仲裁器、译码器协调多个主设备和从设备之间的通信，支持突发传输和地址译码，以及数据总线的工作原理。此外，还讨论了地址译码、错误处理和数据传输的细节，如双周期响应和突发操作。

1、典型的AMBA 2.0系统

2、总线互联

AMBA AHB总线协议设计使用一个中央多路选择器来选择互联，使用这个方案的所有总线主机设备按照输出地址和控制信号在输出的同时仲裁连通到哪个从机。在此基础上需要一个译码器来控制读取数据和响应多路选择器。图中显示了多路选择器互联：

三种信号分别是地址、读数据、写数据，图中有多个master和读个slave，但是总线每时每刻只能有一个mater访问一个slave，所以需要arbiter进行仲裁。具体过程就是master传输信号，包含HADDR和HWDATA，方向是从master传向slave，图中的mux通过arbiter的仲裁选择某一个master上的信号传输到相应的slave，因为每个slave的地址是唯一的所以能进行对应；HRDATA信号的传输方向是由slave到master，通过Decoder来选择某个slave的HRDATA，Decoder会做译码，返回到相应的master中。