AHB_SRAM

已于 2022-03-23 20:56:28 修改
阅读量845 收藏 4
点赞数
分类专栏： AMBA协议 文章标签： verilog fpga开发
于 2022-03-18 15:24:26 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.youkuaiyun.com/qq_39541098/article/details/123554710
版权
本文详细介绍了如何设计AHB总线与SRAM的接口，支持8位、16位和32位数据读写。设计包括AHB总线控制单元和存储单元，其中AHB总线控制单元接收总线信息并处理，存储单元由8个子模块组成，每个包含SRAM和BIST结构。此外，文章还讨论了存储器故障模型和March C+测试算法在MBIST中的应用。

摘要生成于 C知道 ，由 DeepSeek-R1 满血版支持， 前往体验 >

目录：

AHB_SRAM

1.设计规格

  • 支持8位、16位和32位的SRAM数据读写操作
  • 支持SRAM单周期读写
  • 支持在多块SRAM组成的存储器中，根据不同地址系统选择一块或者多块SRAM

2.架构

SRAM在整个系统中作为缓存，SRAM控制器实现SRAM存储器与AHB总线的数据信息交换，其一端连接AHB总线，另一端连接SRAM（8k*8两个bank），将AHB总线上的读写操作转换成标准的SRAM读写操作（将控制信号和地址信号及数据信号进行转化，并将其发送给相应的SRAM存储器，进行实际的数据存取）
在这里插入图片描述
在这里插入图片描述

了解本专栏 订阅专栏 解锁全文 超级会员免费看
【systemverilog项目】AHB-SRAMC（AHB总线）个人学习笔记
weixin_43645114的博客
03-06 1551
AHB-SRAMC(AHB总线）验证项目个人笔记
AHB_SRAM.rar
05-03
一个AHB_SRAM的从机控制器，自己看视频学了一部分，是基于低功耗设计思想的，但是也满足AHB的时序要求，只做过功能仿真，附件含有代码、图片、tb代码、RTL 视图，和说明等，欢迎下载
AHB SRAM控制器设计
m0_58738562的博客
03-08 2508
SRAM存储体由两个Bank组成，系统根据地址选中一块/多块Bank，未被选中的Bank将处于low-power standby模式以降低功耗DFT(Design for Test，可测性设计)，指通过在芯片原始设计中插入各种用于提高芯片可测试性（包括可控制性和可观测性）的硬件逻辑，从而使芯片变得容易测试，大幅度节省芯片测试的成本。本项目中，DFT功能通过BIST（Build-in Self Test，内建自测试）实现，采用March C-作为检测算法。
SOC设计——（5）AHB-SRAM设计
qq_34849963的博客
03-23 4548
Design single Port SRAM： 只有一组读写的SRAM，要么在读，要么在写。 Dual Port SRAM： Sram由第三方提供的IP，由memory compiler生成。 HSIZE控制数据位。00：bit；01：byte；10：half word；11：word 低功耗工作：4个8位的SRAM组成一个32位SRAM。只选择一块SRAM，其他的SRAM处在low-power模式 Arisan公司提供的Memory compiler，生成datashate，interf.
基于AHB的SRAM设计
c212040290的博客
03-07 2301
基于AHB的SRAM设计 一、描述 作为系统的缓存； SRAM存储体由MeMery complier生成； 项目完成SRAM控制器的设计； SRAM作为AHB Slave的形式存在； 二、特性 支持8位，16位和32位的SRAM数据读写操作； 支持SRAM的单周期读写； 支持低功耗工作； 支持DFT/BIST的功能； 三、基础知识介绍 AMBA：Advanced Microcontroller Bus Architecture高级微控制器总线架构。 AMBA 2.0 定义了三种总线： AHB（Adv
AHB_sram_ahbsram_AHB的SRAM_ahbprotocol_verilog_ahb
09-11
设计一个挂载在AHB的SRAM控制器，根据AHB总线协议，用8块8K的SRAM组成一个64K的SRAM，每个SRAM的数据输入端口的数据宽度为8为，并将其作为从机与AHB连接。
ahb_sramc.zip_AHB_SRAM_ahb sramc验证_ahb_sram_bt_sram_8kx8_sram bi
07-14
基于AHB总线的sram控制器，带有memory bist
ahb_sram.zip_AHB 协议 sram_AMBA_SRAM_Ver_ahb_sram
07-14
《AHB总线协议与SRAM接口解析》 在现代数字系统设计中，高效的数据传输和存储是关键因素，这通常涉及到高级高性能总线（AHB）协议和静态随机访问存储器（SRAM）。AHB协议是Advanced High-performance Bus的缩写，由...
ahb_sram简单设计源码
12-18
ahb_sram简单设计源码；
ahb_sram.zip_SRAM_ahb_ahb sram_sram ahb_willing8u6
09-21
标签"ahb_sram"、"sram_ahb"表明这是关于AHB接口的SRAM控制器设计。"willing8u6"可能是指特定的SRAM芯片型号，例如WILLING公司的8Kx6位SRAM。这意味着设计可能已经针对这个特定的SRAM芯片进行了优化，包括满足其时序...
·IP项目实践：AHB-SRAM设计与验证 （AMBA 2.0 AHB 可以写入简历）
05-05
·IP项目实践：AHB-SRAM设计与验证 （AMBA 2.0 AHB 可以写入简历）
ahb_sramc.tar.gz
04-05
启星基于ahb-sram设计 代码。
AHB-SRAM
Hsykl的博客
09-26 2918
AHB-SRAM项目验证笔记
AHB-SRAM简单设计之架构图解
qq_28541715的博客
04-23 696
前言 还是慢慢来，比较快！在接触这个小项目时，就有种想法，吃透项目！ 参考文章：基于AHB总线的sram控制器设计、AHB—SRAMC项目（结构图，核心代码、Testbench架构） 问：对于小白，该项目有哪些模块？如何着手？ 答：这个项目分为三个模块，一个顶层模块sram_top.v,两个内部模块sram_slave_if.v和sram_core.v。其中sram_core.v，一般是公司买的，不用自己写，所以大家可以直接拿来用；sram_slave_if.v是总线控制单元，我们主要是设计这个内部模块
基于AHB总线的sram控制器设计
热门推荐
zgezi的博客
06-25 2万+
目录AHB-SRAMC介绍具体模块设计ahb_slave_if信号描述Verilog实现sram_core信号描述verilog实现 AHB-SRAMC介绍 SRAM在整个系统中作为缓存，SRAM控制器实现SRAM存储器与AHB总线的数据信息交换，其一端连接AHB总线，另一端连接SRAM（8k*8两个bank），将AHB总线上的读写操作转换成标准的SRAM读写操作（将控制信号和地址信号及数据信号进行转化，并将其发送给相应的SRAM存储器，进行实际的数据存取）。 AHB-SRAMC设计规格： 支持8位、1
AHB-SRAM简单设计之 顶层模块sram_top.v
杰之行的博客
12-18 3136
SRAM控制单元 sram_top.v
基于uvm方法学的AHB_SRAMC验证环境搭建全过程（含testbench结构，核心组件代码）
whddddddddddd的博客
11-14 3232
AHB_SRAMC验证环境搭建全过程（含testbench结构，核心组件代码）
【SystemVerilog项目实践】2.AHB-SRAMC（AHB总线协议）
托马斯的博客
07-20 2233
AHB总线协议简介
AHB-SRAM简单设计之内部模块 sram_core.v
杰之行的博客
12-18 6502
内部模块 sram_core.v
AHB_SRAM控制器
最新发布
01-01
### AHB SRAM 控制器的设计与实现 #### 3.1 设计概述 AHB SRAM控制器是一个遵循高级高性能总线(AHB)协议的硬件组件，用于连接处理器和其他外设到静态随机存取存储器(SRAM)[^1]。该控制器不仅实现了基本的数据读写功能，而且提供了高效的访问机制来降低延迟并提高系统的整体性能。 #### 3.2 关键特性 - **严格的AHB兼容性**：确保所有的操作都符合ARM定义的标准规范，从而保障与其他遵从相同规格的产品之间的互操作性。 - **优化后的访问路径**：通过对内部状态机和仲裁逻辑进行精心调整，减少了不必要的等待时间，加快了事务处理速度。 - **模块化的架构设计**：整个电路被划分为多个独立的功能单元，简化了维护工作的同时也促进了更广泛的适用范围内的重用可能性。 - **内置SRAM模型支持**：随同发布的还有预配置好的模拟环境所需的内存映像文件，允许用户立即开展验证活动而不需要寻找第三方资源。 #### 3.3 Verilog代码片段展示 以下是`ahb_sram.v`中的部分核心代码段，展示了如何利用Verilog描述语言构建起这个重要的接口： ```verilog module ahb_sram ( input wire HCLK, // Clock signal input wire HRESETn, // Reset active low input wire [31:0] HADDR, // Address bus from master ... ); // Internal signals declaration omitted for brevity. always @(posedge HCLK or negedge HRESETn) begin : proc_state_machine if (!HRESETn) current_state <= IDLE; else case (current_state) IDLE : begin if(/* conditions to start transaction */) next_state <= READ_ACCESS; // Or WRITE_ACCESS based on condition. end READ_ACCESS, WRITE_ACCESS: /* Implementation of read/write access logic */ default: current_state <= IDLE; endcase end ... endmodule ``` 这段程序体现了典型的有限状态机(FSM)，它负责协调来自主控端口的各种请求，并按照预定顺序执行相应的动作序列以完成一次完整的交互过程[^2]。 #### 3.4 应用场景分析 对于那些希望深入了解现代SoC平台内部工作机制的人来说，研究这样一个具体的案例是非常有价值的。无论是从事教学科研还是工业实践领域的工作人员都能从中受益匪浅——前者可以获得宝贵的理论依据；后者则可能发现可用于实际产品开发的新思路和技术手段。
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

Jay丶ke

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付：¥1
获取中
扫码支付

您的余额不足，请更换扫码支付或充值

打赏作者

实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值