Verilog利用$fdisplay命令往文件中写入数据

最新推荐文章于 2024-07-22 09:00:00 发布

转载最新推荐文章于 2024-07-22 09:00:00 发布 · 914 阅读

文章标签：

#matlab

本文介绍了一种使用FPGA生成特定分布序列的方法，并详细说明了如何通过简单的命令将这些序列导出到MATLAB进行数据分析的过程。

摘要生成于 C知道，由 DeepSeek-R1 满血版支持，前往体验 >

最近在做的事情是，用FPGA生成一些满足特定分布的序列。因此为了验证我生成的序列是否拥有预期的性质，我需要将生成的数据提取出来并且放到MATLAB中做数据分析。

但是网上的程序很乱，表示看不懂==其实特别简单的一个命令，不知道别人为什么搞那么复杂。

在testbench里面写的主要语句：

integer handle;//定义后面要用到的变量
//...
//...
 
handle = $fopen("data.txt");//打开文件
//...
//...
always #10 clk = ~clk;//定义时钟
always #20
begin
    $fdisplay(handle,"%d",rand_num);//写数据
    while(!rst_n) $fclose(handle);//关文件
end