物理综合：Synopsys_dc.setup

最新推荐文章于 2024-09-26 10:27:55 发布
转载 最新推荐文章于 2024-09-26 10:27:55 发布 · 545 阅读 · 1 ·
CC 4.0 BY-SA版权
原文链接：http://www.cnblogs.com/xgcl-wei/p/8897998.html
文章标签：

#面试

本文深入分析了.synopsys_dc.setup文件的配置方法及其在LPS设计中的作用。重点介绍了三种不同位置的环境变量文件的功能及配置原则，帮助读者正确理解和使用这些文件，避免因错误配置导致的问题。

摘要生成于 C知道 ，由 DeepSeek-R1 满血版支持， 前往体验 >

  • 本文针对常见的.synopsys_dc.setup问题,做深入的分析和总结

  • 环境变量的设置,属于LPS设计中的基本问题,属于必须掌握的知识点

  • 环境变量的错误理解和设置,会产生灾难性的后果,请大家正确理解和规范使用

  • 希望对大家的面试和工作有帮助 

【DC Startup File】 

  • 以隐含文件的形式存在

  • 存在于三个地方

  • 工具严格按照1,2,3的顺序进行引导配置

  • 存在优先级的问题,也就是说3的设置会更改1和2中的配置

 【标志①】 

  •     Default …/admin/setup/.synopsys_dc.setup

  •     工具安装时自动生成的文件

  •     工具厂商根据软件的版本不同配置的环境变量文件

  •     严禁更改

 【标志②】 

  •     存在于用户的根目录

  •     一般来说用来根据用户的个人习惯配置一些个人的通用信息,严禁配置任何与工艺相关或者项目相关的信息

  •     可以不设置该文件 

【标志③】 

  •     存在于用户的每个项目的DC运行目录

  •     一般来说用来根据用户的个人习惯配置一些个人的通用信息和项目相关的信息

  •     必须配置

【.synopsys_dc.setup总结】

  • 针对① ,严禁更改

  • 针对② ,可以不设置,也可以设置一些符合个人使用习惯的信息,但严禁设置任何与项目或者工艺相关的信息,谨防数据管理出错,造成灾难性后果

  • 针对③  ,严格按照工具的要求配置与项目和工艺相关的参数,同时也可以根据自己使用习惯配置一些个人信息

  • ③是我们工作的主战场,所有和工具相关的问题/项目工程文件的配置都放在这一步解决   

转载于:https://www.cnblogs.com/xgcl-wei/p/8897998.html

Synopsys DC学习（2）--.synopsys_dc.setup
baidu_34971492的博客
09-10 691
# - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - # Library Setup # - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - set search_path "$search_path ../ref/db ./scripts ./rtl" set target_library
Synopsys ICC学习（2）.synopsys.setup&ICC基本流程
baidu_34971492的博客
09-24 2212
ICC .synopsys.setup 1 # - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - 2 # Suppress known and/or annoying messages 3 # - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - 4 suppress_message {PS
.synopsys_dc.setup编写
weixin_30550271的博客
01-06 943
DC全称Design compiler，synopsys公司的综合工具，这综合EDA算这一家独大了。以自己的应用情况，写下自己基础使用。 启动： 常用就是dc_shell或dc_shell–t，要想看GUI可以在启动上面后，输入gui_start，退出GUI输入stop_gui（并不退出DC）。GUI慎用，占用内存略多了...
DC综合之.synopsys_dc.setup脚本编写
m0_65700705的博客
10-31 8444
synopsys_dc.setup在DC的安装目录，用户目录，以及自己创建的工程目录下都可以有这个文件，DC安装目录和用户目录下的setup文件我们一般是不用的。至于DC在工作中的一些命令可以设置tcl文件，这个在以后的文章中会专门分享。.synopsys_dc.setup其实就是DC的配置文件，它配置DC启动过程中要执行哪些命令、干哪些事，最主要的就是设置库，在启动DC后会自动加载到DC中。
DC学习（3）关于.synopsys_dc.setup配置文件
weixin_30952535的博客
03-29 736
前面的章节DC学习(3)中，我简单说明了.synopsys_dc.setup配置文件 http://www.cnblogs.com/IClearner/p/6621967.html 这里有个老铁写得很细致~~感觉不错 转载于:https://www.cnblogs.com/xh13dream/p/8672260.html...
DC学习.03 关于.synopsys_dc.setup配置文件
po_poo的博客
09-26 1295
在由上而下的综合工程中，上一层的设计调用底层已经综合的模块时，将从link_library中寻找并且链接起来，因此当读入的文件是门级网表（比如用到了IP核的网表）时，需要把 link library 设成指向生成该门级网表的目标库，否则 DC 因不知道网表中门单元电路的功能而报错。B库变量的指定我们一般放在dc_setup.tcl这个文件中，这里的库变量一般是用set_app_var进行指定，此外指定的是具体的某一个库，而不仅仅是路径，DC会从search_path里面寻找到这些库。
Tcl与Design Compiler （三）——DC启动环境的设置
po_poo的博客
07-24 838
在由上而下的综合工程中，上一层的设计调用底层已经综合的模块时，将从link_library中寻找并且链接起来，因此当读入的文件是门级网表（比如用到了IP核的网表）时，需要把 link library 设成指向生成该门级网表的目标库，否则 DC 因不知道网表中门单元电路的功能而报错。B库变量的指定我们一般放在dc_setup.tcl这个文件中，这里的库变量一般是用set_app_var进行指定，此外指定的是具体的某一个库，而不仅仅是路径，DC会从search_path里面寻找到这些库。
帮我解析以下代码：// ----------------------------------dc_tcl----------------- set synopsys_dc_setup_file 0 # load lib if { $synopsys_dc_setup_file == 0} { set target_library [ list /home/tshell/lib/TSMC90/fast.db] set link_library "* $target_library"} # define_design_lib WORK -path "work" analyze -library WORK -format verilog fifo.v elaborate -architecture verilog -library WORK fifo check_design create_clock clk -name ideal_clock1 -period 20 set_input_delay 8.0 [remove_from_collection [all_inputs] clk] -clock ideal_clock1 set_output_delay 8.0 [all_outputs] -clock ideal_clock1 set_max_area 0 compile -map_effort medium -area_effort medium report_area > synth_area.rpt report_cell > synth_cells.rpt report_qor > synth_qor.rpt report_resources > synth_resoutces.rpt report_timing -max_paths 10 > synth_timing.rpt write_sdc fifo.sdc write -f ddc -hierarchy -output fifo.ddc write -hierarchy -format verilog -output fifo.v
最新发布
03-26
好的，我需要帮助用户解析一段Synopsys Design Compiler (DC)的TCL脚本，并解释每一步的功能。首先，我应该回忆一下Design Compiler的基本工作流程和常用命令。DC主要用于逻辑综合，将RTL代码转换为门级网表，涉及...
网表文件 后缀 synopsys_Synopsys基本概念（1/3）
weixin_39938855的博客
11-22 769
简要介绍SYnopsys系列工具的基本概念。1. Synopsys产品本节简要介绍Synopsys全部相关产品——Library Compiler——Design Compiler和Design Vision——Physical Compiler——PrimeTime——DFT Compiler——FormalityLibrary Compiler任何ASIC设计的核心都包含一组逻辑单元的工艺库，...
DC环境配置文件
大学生视野
04-01 2087
ECE530 Homework 2 （时钟门控技术实现低功耗）（一） 根据文章《Tcl与Design Compiler （四）——DC启动环境的设置》尝试自己配置这个project的DC综合启动环境。 创建project文件夹及其目录文件夹管理 在桌面创建文件夹CG_Low_power，里面包含6个子文件夹，分别为doc、fm、pr、rtl、sim、syn。 主要关注两个文件夹，一个是rtl：放置.v设计文件，一个是syn文件夹：综合时的信息。 综合文件夹syn包含6个子文件夹： config是放置DC的
DC使用教程系列1-.synopsys.dc.setup的建立
热门推荐
ciscomonkey的博客
10-08 2万+
文章目录引言如何理解DC所做的工作.synopsys.dc.setup的建立 引言 本博客是通过小破站，经典的DC视频教程，相信不少人应该看过，这里仅仅是针对个人菜鸡的水平，对其做的笔记。 如何理解DC所做的工作 DC的任务是综合，湾湾人称之为合成，综合的概念是通过RTL、单元库、约束，吐出netlist，由于每一个单元库都有各自的特性极限，如果你的约束不合理，如果你的代码不可综合，所以不是每一个RTL的想法都能够跑出netlist。 如上图所示，db代表是给工具读的，而lib是给人读的，其中1p9
DC综合资料合集
03-18
包含了各种DC学习资源，有中文的高手总结也有DC进阶高手必备资源，基本上涵盖了DC从初级到高级所有必备，其中文件如下： 10______简化版-综合与静态时序分析 Advanced_ASIC_Chip_Synthesis_Using_Synopsys_Design_Compiler,physical_compiler_and_Primetime AISC综合与DC使用 constrain DC概论全总结_ASIC必备 Design Compiler Reference manual Timing and Constraints Timing (2004 Kluwer) 利用DC进行逻辑综合
【转】dc综合工具启动文件 .synopsys_dc.setup
12-14 994
.synopsys_dc.setup文件在执行启动DC时会自动挂载（在启动DC时，请进入自己的工程目录下再进行启动，因为在DC工作过程中会生成较多的文件，也为了后面的操作更方便）。 target_library/工艺库，有.db .lib两种格式，前一种为DC所用，打开看不懂~~，后面一种为人读所用。.lib可以转换为.db此库主要描述了，工艺库中包含了各个门级单元的行为、引脚、...
synopsys_sim.setup文件
suixintt的博客
08-15 9658
vivado的工程，通过第三方的vcs进行仿真时，需要vivado预先生成synopsys_sim.setup文件和相应的xilinx的库文件。其中synopsys_sim.setup可以用指定xilinx的的库文件的位置。 1、vivado生成vcs库文件的方法： a.guif方式：vivado界面的Tools > Compile Simulation Libraries；指定...
DC setup 注意事项
zhuzhiqi11的专栏
04-15 1410
1 DC是性能较好的综合工具，对.synopsys_dc.setup进行设置时需要注意 a. search_path 要包库文件的路径以及verilog代码的路径，否则无法找到源文件。 b,以下选项可以设置，也可以不设置，不设置会使用默认的的库文件，但是设置link_library时要加入{*}  set target_library [list ex25_worst.db] set li
物理综合：检验一下自己的DC、PT、DFT、ICC水平
weixin_30292843的博客
07-01 869
本文为物理综合面试系列(16篇)的最后一篇文章,皆在给学员提供一个检验自己物理综合水平的平台和环境. 本文针对设计中常见的时序现象,精心设计了电路.意在通过电路的实现,体现给大家正确的设计方法和ASIC流程 本电路充分考虑到了国内目前的ASIC水平,难度偏难,请大家根据自己的目标合理选择方法和策略 本电路的...
DC启动文件说明.sysnopsys_dc.setup
Blog Life
08-02 1625
DC上默认启动文件位于Synopsys安装目录中，随着工具的启动而自动加载。这些默认文件不包含设计相关的数据，功能是加载Synopsys与工艺库无关的库和其他函数，用户可在启动文件中指定与设计相关的数据。 启动文件所在目录有三处：1.Synopsys安装目录；2.用户主目录；3.项目工作目录. Synopsys安装目录，$synopsys/admin/setup(default) 用户主目录,~user(user’s general) 项目工作目录. 他们之间存在优先级：项目..
DC之setup-hold time详解
weixin_30751947的博客
09-05 336
转自一下站点： http://www.blogbus.com/bb2hh-logs/20463915.html 转载于:https://www.cnblogs.com/littleMa/p/4784106.html
DC综合基础知识以及简易操作
qq_44816673的博客
08-24 1433
DC学习 从本科最开始学习DC综合，就一直有用到综合，不得不说DC在综合这一块做的的确是一枝独秀。刚开始使用DC综合工具，一直使用别人做好的脚本，不是很理解其中的意义。 一直想找时间系统性的学习一下DC综合相关的知识，恰巧的是暑假有幸参加一个培训，其中就有synopsys公司的内部人员对我们进行培训，虽然培训的是DC NXT的内容，不过对于脚本啥的基础知识是一样的。 我将之前学习的内容加上这次培训的内容，然后在网上又系统的上了一门课程，总结了两个word包括基础知识和简易操作，下一个博客将会发出来。
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值