DLatch by Verilog-优快云博客

本文详细解析了DLATCH复位模块的RTL视图实现，包括输入输出端口定义、内部变量声明以及核心逻辑实现。通过理解模块的工作原理，读者可以深入掌握DLATCH在异步复位场景下的应用。

摘要生成于 C知道，由 DeepSeek-R1 满血版支持，前往体验 >

//-----------------------------------------------------
// Design Name : dlatch_reset
// File Name   : dlatch_reset.v
// Function    : DLATCH async reset
// Coder       : Deepak Kumar Tala
//-----------------------------------------------------
module dlatch_reset (
data   , // Data Input
en     , // LatchInput
reset , // Reset input
q        // Q output
);
//-----------Input Ports---------------
input data, en, reset ;

//-----------Output Ports---------------
output q;

//------------Internal Variables--------
reg q;

//-------------Code Starts Here---------
always @ ( en or reset or data)
if (~reset) begin
q <= 1'b0;
end else if (en) begin
q <= data;
end else begin
q <= 1'b0;
end

endmodule //End Of Module

---------------------------------------------------------------------------------------

RTL View :

=============================================================

module dlatch_reset (
data   , // Data Input
en     , // LatchInput
reset , // Reset input
q        // Q output
);
//-----------Input Ports---------------
input data, en, reset ;

//-----------Output Ports---------------
output q;

//------------Internal Variables--------
reg q;

//-------------Code Starts Here---------
always @ ( en or reset or data)
if (~reset) begin
q <= 1'b0;
end else if (en) begin
q <= data;
end// else begin
// q <= 1'b0;
//end

endmodule //End Of Module
--------------------------------------------------------------------