- 博客(8)
- 收藏
- 关注
RSS订阅原创 什么是FPGA
FPGA（field programmale gate arrays） CLB：可配置逻辑单元 advantages： Do anything super fast field programmble massively parallel high I/O count di’sadvantage： expensive high power volatile /boot time high pi...
2019-03-30 22:26:31
210
原创 饮料售卖机FSM
同步状态机状态机的类型mealymoore状态编码要求状态图代码仿真结果总结 状态机的类型 mealy 输出与当前状态及输入有关 本状态机应该就属于mealy状态机 moore 输出只与当前状态有关 目前还没遇到这种状态机，我认为应该就是只有状态的转换吧，不考虑输入。 状态编码 我们知道有三种编吗方式; 1.binary编码：状态描述简洁，占用较少寄存器资源，是比较常用的状态机编码方式； 2.gr...
2019-03-30 22:25:57
601
原创 HLS：for循环优化
performance matrics loop trip count :循环执行了几次 loop interation latency :循环一次用了几个cycle loop interation latency(Loop II) :两次循环直接间隔了几个cycle loop latency:整个for循环的latency ...
2019-03-18 10:11:45
2074
原创 如何处理任意精度的数据类型
HLS中的任意精度数据类型 Tip:把数据类型在头文件里声明 sizeof 用于返回数据类型占用的字节 sizeof（type） sizeof（variable） 例子; 在写hls 有一个文本编辑软件可用 （Microsoft Visual Studio Complier ） MVSC 其通过一定的设置，可支持任意精度 总结： ...
2019-03-09 21:51:00
399
原创 HLS设计流程
title:HLS 设计流程—实例 tags: vivado HLS grammar_cjkRuby: true 设计流程 HLS的流程 testbench很重要 每个工程可以有多个solution 每个solution都有自己的directives用来做优化C的综合 建议把directive单独写在directive file里面 可以创建一个新的solution，用于比较不同direc...
2019-03-09 20:49:36
422
原创 基于FPGA的FFT算法的硬件实现
title: 基于FPGA的FFT算法的硬件实现 tags: FPGA,FFT grammar_mindmap: true renderNumberedHeading: true grammar_code: true [toc!?direction=lr] 在FFT算法中，数据的宽度通常都是固定的宽度。然而，在FFT的运算过程中，特别是乘法运算中，运算的结果将不可避免地带来误差。因此，为了保证结...
2019-03-09 20:48:42
2561
原创 FPGA项目——基于AXI4总线的RAM读写
基于xilinx IP 核 Block Memory Gnerator V 8.3 AXI总线读写协议简介 在vivado上仿真实现 IP核配置 一共两种选择，我们选择AXI4 testbench 代码如下： `timescale 1ns / 1ps ///////////////////////////////////////////////////////////////////////...
2018-12-27 15:39:50
7687
原创 FPGA:双口RAM
Xilinx IP核构建双口RAM双口RAMIP核配置Verilog代码top文件testbench仿真图 双口RAM 利用Xilinx提供的IP核构建真双口RAM，通过状态机实现从A口写数据，从B口读取数据。同样也可以在B口写入数据，A口读取数据。这样的双口RAM可以用在异构系统中。 IP核配置 IP核Block Memory Generator配置过程如下： Basic 类型选择Native...
2018-12-22 15:29:07
4831
1
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人