wb3jdw58的博客

基于xilinx IP 核 Block Memory Gnerator V 8.3AXI总线读写协议简介在vivado上仿真实现IP核配置一共两种选择，我们选择AXI4testbench代码如下：`timescale 1ns / 1ps///////////////////////////////////////////////////////////////////////...

Xilinx IP核构建双口RAM双口RAMIP核配置Verilog代码top文件testbench仿真图双口RAM利用Xilinx提供的IP核构建真双口RAM，通过状态机实现从A口写数据，从B口读取数据。同样也可以在B口写入数据，A口读取数据。这样的双口RAM可以用在异构系统中。IP核配置IP核Block Memory Generator配置过程如下：Basic 类型选择Native...

HLS中的任意精度数据类型Tip:把数据类型在头文件里声明sizeof 用于返回数据类型占用的字节sizeof（type）sizeof（variable）例子;在写hls 有一个文本编辑软件可用（Microsoft Visual Studio Complier ） MVSC 其通过一定的设置，可支持任意精度总结：...

performance matricsloop trip count :循环执行了几次loop interation latency :循环一次用了几个cycleloop interation latency(Loop II) :两次循环直接间隔了几个cycleloop latency:整个for循环的latency...

同步状态机状态机的类型mealymoore状态编码要求状态图代码仿真结果总结状态机的类型mealy输出与当前状态及输入有关本状态机应该就属于mealy状态机moore输出只与当前状态有关目前还没遇到这种状态机，我认为应该就是只有状态的转换吧，不考虑输入。状态编码我们知道有三种编吗方式;1.binary编码：状态描述简洁，占用较少寄存器资源，是比较常用的状态机编码方式；2.gr...

FPGA（field programmale gate arrays）CLB：可配置逻辑单元advantages：Do anythingsuper fastfield programmblemassively parallelhigh I/O countdi’sadvantage：expensivehigh powervolatile /boot timehigh pi...