testbench仿真文件编写规则

寒听雪落

已于 2024-06-26 12:30:04 修改

阅读量874

点赞数

CC 4.0 BY-SA版权

分类专栏： FPGA专栏_verilog 文章标签： fpga开发

于 2024-06-07 11:17:24 首次发布

本文链接：https://blog.youkuaiyun.com/wangjie36/article/details/139521393

FPGA专栏_verilog 专栏收录该内容

60 篇文章 ¥19.90 ¥99.00

订阅专栏

超级会员免费看

本文详细介绍了如何编写Verilog的TESTBENCH文件，包括文件结构、时钟与复位信号设计、双向信号处理，以及Verilog代码的激励设计。内容涵盖仿真目的、常见错误分析、仿真控制语句与系统任务描述，以及加法器仿真测试文件的编写要点。通过此指南，有助于提升FPGA开发中的仿真验证效率。

编写TESTBENCH的目的是为了对使用硬件描述语言设计的电路进行仿真验证，测试设计电路的功能、性能与设计的预期是否相符。编写测试文件的过程如下：（1）产生模拟激励（波形）；（2）将产生的激励加入到被测试模块中并观察其响应；（3）将输出响应与期望值相比较。

一，各部分写法

1，testbench文件结构

module Test_bench();//通常无输入无输出
信号或变量声明定义
逻辑设计中输入对应 reg 型
逻辑设计中输出对应 wire 型
使用 initial 或 always 语句产生激励
例化待测试模块
监控和比较输出响应
endmodule

2，时钟激励设计

/*时钟激励产生方法一：50%占空比时钟*/
parameter ClockPeriod=10;
initial
    begin
    clk_i=0;
forever#(ClockPeriod/2) clk_i=~clk_i; end

/* 时钟激励产生方法二：50%占空比时钟*/
initial
begin
    clk_i=0; 
end
always #(ClockPeriod/2) clk_i=~clk_i;

/* 时钟激励产生方法四：产生固定数量的时钟脉冲*/
initial
begin
clk_i=0; repeat(6)
#(ClockPeriod/2) clk_i=~clk_i; end

/*时钟激励产生方法五：产生非占空比为50%的时钟*/
initial
begin
    clk_i=0;
    forever
begin
#((ClockPeriod/2)-2) clk_i=0;
#((ClockP