
Allegro
文章平均质量分 64
Allegro学习与使用
Infinity-LSC
985幼儿园(●'◡'●)996大公司。
Per aspera ad astra!
1779868255@qq.com!
展开
-
电路图通用设计规范
对于源端端接网络,正确的画法应该是将串阻直接画在驱动器件的输出端,串阻和驱动器件之间的网络可以不进行命名,串阻之后的网络进行命名(如果将串阻放在接收端,或者在串阻之前的信号进行命名,串阻之后的信号不进行命名,都会使得布线的分析和检查困难,甚至会造成串阻被放置在接收端而未被查出的结果,导致信号完整性较差);对于1个驱动多个接收的网络,非特殊需要只放置1个上下拉电阻。若接收器件全部放置在同一页面,在接收器页面放置上下拉电阻;若接收器件分布在不同页面上,在驱动器端放置上下拉电阻;原创 2025-04-14 10:47:49 · 1068 阅读 · 0 评论 -
Cadence :OrCAD命名优先级
而在原理图中可能有各种不同的名称,包括自动生成的名称、Alias、Off-page、Port、Global(电源、地)等等,如果同一网络在不。Alias 别名。Power object names 电源符号。Hierarchical port names 端口。OrCAD对于同一个网络,最终在网表中。Multiple Names,最近用。OrCAD画原理图,犯了一个错误,原创 2023-03-20 10:49:07 · 1577 阅读 · 0 评论 -
PCB设计CheckList
PCB设计、CheckList、检查原创 2023-03-02 08:43:09 · 1488 阅读 · 0 评论 -
Cadence:层次化电路+信号线束
使用多对SPI,Instance Name要按顺序命名,例如SPI1、SPI2等,建议和5中Pin名一致。可以看出,原理图中的两个Block,以信号线束的方式,在pcb中正确的连接在一起。连接,NetGroup Block中集散的pin和IC的pin相连,如下图所示;b:在弹出对话框中,依次建立网络(以SPI为例);使用多对SPI,要按顺序命名,如SPI1、SPI2等。, 绘制Netgroup Block,如下图;(此时的pin相当于Bus),选择想添加的。导出网表,导入pcb中。原创 2023-01-10 17:40:08 · 3056 阅读 · 0 评论