[DDR5]DDR5 SDRAM 状态图和基本功能

微AI

已于 2024-06-15 17:49:49 修改

阅读量761

点赞数 1

分类专栏：深入理解DDR 文章标签： RAM DDR5 内存

于 2024-05-25 19:14:46 首次发布

本文链接：https://blog.youkuaiyun.com/vagrant0407/article/details/139201003

版权

深入理解DDR 专栏收录该内容

32 篇文章 ¥29.90 ¥99.00

订阅专栏

本文详细介绍了DDR5 SDRAM的工作状态图、基本功能以及复位和初始化过程。DDR5采用16n预取架构，每个时钟周期传输16 bit数据。在上电初始化时，遵循特定的电压斜坡要求和时序，确保设备正常工作。在初始化过程中，必须对模式寄存器发出命令，并在完成配置后进行ZQ校准，以确保性能。

摘要生成于 C知道，由 DeepSeek-R1 满血版支持，前往体验 >

3000字，依公知及经验整理，原创保护，禁止转载。

专栏《深入理解DDR》

3.1 简化状态图

在这里插入图片描述来源： Jedec Proposed DDR5 Full spec

缩写	功能
ACT	激活
PRE	预充电
PRE_A	全部预充电
MRS	寄存器集模式
REF	刷新
TEN	边界扫描模式
Read	RD， RDS4,

了解本专栏

订阅专栏解锁全文

确定要放弃本次机会？

福利倒计时

: :

立减 ¥

普通VIP年卡可用

立即使用

微AI

关注关注

1
点赞
踩
2

收藏

觉得还不错? 一键收藏
0
评论
分享

复制链接

分享到 QQ

分享到新浪微博

扫一扫
打赏
打赏
打赏举报

举报

专栏目录

订阅专栏

[DDR5] 2-1 引脚与PCB布线规范

串起点滴

05-25

6730

拓补结构只影响地址线的走线方式，不影响数据线。常见 T 型（星型）结构和Fly_by拓扑(菊花链拓扑)

DDR5芯片系统框图详解

最新发布

flomingo1的专栏

05-28

2684

DDR5 SDRAM和LPDDR5都采用了高级的命令集来支持更高效的内存管理和操作，多功能命令（MPC）是一个重要的新特性，它用于发出与接口初始化、训练和周期性校准相关的命令。DFE通常出现在高速串行通信接口中，虽然在DDR5标准文档中并未直接提及DFE作为内部组件，但考虑到现代高速接口设计趋势，DFE可能应用于DDR5的某些高级接口电路中，用于补偿信号在高速传输过程中的失真，提高信号质量，确保数据的正确接收。VrefCA是用于命令和地址信号的参考电压，它同样是为了在高速传输中确保信号的正确识别和解读。

参与评论您还未登录，请先登录后发表或查看评论

DDR5 Full Spec.pdf

06-21

从JEDEC官网下载，目前市面是最完整版本DDR5 spec。Solid State Technology Association.

JEDEC DDR5 Spec pdf

01-20

JEDEC DDR5 Spec pdf

DDR5_Draft_Spec_Rev05c.pdf

01-02

DDR5 spec

DDR5 JEDEC 官方标准 JESD79-5 DDR5 Spec _wrapper.pdf

07-24

DDR5的JEDEC规范，供参考。This document defines the DDR5 SDRAM specification, including features, functionalities, AC and DC characteristics, packages, and ball/signal assignments. The purpose of this Standard is to define the minimum set of requirements for JEDEC compliant 8Gb through 32Gb for x4, x8, and x16 DDR5 SDRAM devices. This standard was created based on the DDR4 standards (JESD79-4) and some aspects of the DDR, DDR2, DDR3 & LPDDR4 standards (JESD79, JESD79-2, JESD79-3 & JESD209-4). Item 1848.99G.

JESD79-5 DDR5 Spec Early Draft.rar

10-28

DDR5设计标准JESD79-5A

DDR2 SDRAM 操作时序规范中文版

01-20

DDR2 SDRAM（Double Data Rate Second Synchronous Dynamic Random-Access Memory）是一种先进的内存技术，它在数据传输速率和功耗管理方面比其前身DDR SDRAM有所改进。DDR2 SDRAM的核心在于它的双倍数据速率特性，...

基于DDR3-SDRAM 的高速视频传输系统

10-17

系统工作流程包括初始化、数据接收、存储、读取和输出等步骤，通过状态机控制DDR3-SDRAM的操作，确保遵循JEDEC的规定，如图4所示的状态机图描述了DDR3-SDRAM的不同工作状态及其转换规则。在DDR3-SDRAM的突发模式下...

DDR SDRAM的写操作

11-14

DDR SDRAM的写操作如图所示。仍然是与同步DRAM相同，瞪着ACT指令的发出而发出WRITE指令。但DDR－SDRAM数据不是与WRITE指令同时发出的，而是在一个时钟后赋予数据，这是与同步DRAM的不同之处。　图 DDR－SRAM的写...

LPDDR5-JEDEC标准

04-01

LPDDR5的JEDEC标准和一些自己做的笔记，相关的感兴趣的同事应该能能够知道该资源

JESD305 2022 DDR5 Load Reduced (LRDIMM) and Registered Dual

06-13

JESD305 2022 DDR5 Load Reduced (LRDIMM) and Registered Dual Inline Memory Module (RDIMM) Common Specification.pdf

DDR JEDEC SPEC

11-06

DDR JEDEC SPEC 规定了DDR的各种电气性能，特征的参数

JESD209-5 LPDDR5.pdf.rar

07-05

JEDEC STANDARD Low Power Double Data Rate 5 (LPDDR5) JESD209-5 FEBRUARY 2019 JEDEC SOLID STATE TECHNOLOGY ASSOCIATION

JESD79-5 DDR5 标准设计参考.zip

05-08

This document defines the DDR5 SDRAM specification, including features, functionalities, AC and DC characteristics, packages, and ball/signal assignments. The purpose of this Standard is to define the minimum set of requirements for JEDEC compliant 8Gb through 32Gb for x4, x8, and x16 DDR5 SDRAM devices. This standard was created based on the DDR4 standards (JESD79-4) and some aspects of the DDR, DDR2, DDR3 & LPDDR4 standards (JESD79, JESD79-2, JESD79-3 & JESD209-4).

DDR5 SDRAM规格发布：大容量满足极速

NETSOL的博客

07-27

643

半导体工程组织JEDEC为动态随机存取存储器（DRAM）设定了标准，该组织上周发布了最终的JESD79-5DDR5规范。新型存储器是其每引脚数据传输速度的两倍，其存储设备的容量增加了四倍，降低了工作电压，并引入了多种方法来提高瘦节点上DRAM的可靠性-并降低功耗。JEDEC说，DDR5 SDRAM将从明年开始用于即将推出的客户端PC和服务器。 SDRAM的发展通常遵循与CPU发展相同的方向。如今微处理器致力于提高内核数，提高每个内核的性能以及提高电源效率，这对系统内存提出了要求。先进的内核需要足够的内存带宽

JESD79-5 DDR5 设计标准

硬件之家，技术前行

07-19

7309

7月16日，JEDEC固态技术协会发布其下一个主流存储器标准DDR5 SDRAM的最终规范，这将标志着计算机存储器开发的一个重要里程碑。自90年代末以来，DDR的最新版本一直在驱动PC，服务器以及所有产品之间的发展，DDR5再次扩展了DDR内存的功能，使峰值内存速度提高了一倍，同时也大大增加了内存大小。 DDR5 RAM的新功能决策反馈均衡（DFE）等新功能可实现输入和输出速度的缩放，以提供比上一代产品更高的带宽，并有望提供4.8 Gbps（启动时为50 Gbps）。比当前的DDR4（运行速度

最新的DDR5标准简介以及规范协议验证介绍

[DDR5]DDR5 SDRAM 状态图 和 基本功能

3.1 简化状态图

[DDR5]DDR5 SDRAM 状态图和基本功能