DDR5 SDRAM规格发布:大容量满足极速

【专篇】DDR5 SDRAM-01总体介绍 DDR5 SDRAM的引脚定义相比DDR4有了显著的变化和增加,主要是为了支持更高的数据传输速率、改进的电源管理以及新的功能。数据引脚 (DQ[xx]): 这些是DDR5中最主要的引脚,负责实际的数据传输。DDR5的数据总线宽度通常为64位(非ECC)或72位(带ECC),因此会有相应数量的数据引脚。地址引脚 (A[xx]): 用于传递内存地址信息到DRAM芯片,DDR5可能支持更多的地址线以应对更大的地址空间和容量。命令/控制引脚。 阅读详情

半导体工程组织JEDEC为动态随机存取存储器(DRAM)设定了标准,该组织上周发布了最终的JESD79-5DDR5规范。新型存储器是其每引脚数据传输速度的两倍,其存储设备的容量增加了四倍,降低了工作电压,并引入了多种方法来提高瘦节点上DRAM的可靠性-并降低功耗。JEDEC说,DDR5 SDRAM将从明年开始用于即将推出的客户端PC和服务器。

SDRAM的发展通常遵循与CPU发展相同的方向。如今微处理器致力于提高内核数,提高每个内核的性能以及提高电源效率,这对系统内存提出了要求。先进的内核需要足够的内存带宽,而此类内核的负载则需要高DRAM容量(和高带宽),但是在内存控制器的功能,信号完整性以及功耗方面存在局限性。为此,DDR5通过同时向多个方向发展DRAM来满足客户和服务器系统的需求。
在这里插入图片描述

资料来源:美光

JEDEC的JC-42内存委员会主席说:“通过在其设计中实现几种新的性能,可靠性和省电模式,DDR5准备支持和启用下一代技术。

DDR5带来了无数的发展,并且由于新标准提供了所有可扩展性和改进的选择,由于技术转换通常较慢,因此新型内存的寿命可能比其前代产品长-这是一件好事适用于CPU和SoC设计人员。正式出版物表明开发已完成,所有参数均已设置,并且不添加任何新功能。

高性能计算所需要的内存必须能够跟上当今处理器不断增长的需求,随着DDR5标准的发布,AMD可以更好地设计其产品,以满足我们的客户和最终用户的未来需求。

容量提高

尽管如今客户端和服务器机器在组件方面有很大不同,但它们有一个共同点:它们渴望获得高密度DRAM。随着服务器CPU内部内核数量的增加,现代服务器对内存容量的需求不断增长,但是,如果不使用带有缓冲区的复杂内存子系统(例如,LRDIMM或其他缓冲解决方案),今天在物理上不可能在每个内存通道上安装两个以上的模块。PC的DRAM需求增长速度要慢得多,但是由于我们希望使用更时尚的笔记本电脑,因此PC制造商使用了更昂贵的LPDDR内存。巧合的是服务器和客户端的答案都是相同的:更高容量的通用DRAM设备。

CadenceIP集团表示DDR5主要是关于密度,使其特别适合企业,云和大数据应用程序。
在这里插入图片描述

资料来源:IMEC

DDR5将以8GB和16GBDRAM开始,而今天的DDR4正是如此。但是该标准允许制造商设计具有24GB,32GB或64GB容量的设备。DDR4将每个设备的最大容量从8GB增加到16GB,而DDR5则从16GB一直增加到64GB,是原来的四倍。此外,DDR5最多可堆叠16个存储设备(DDR4则为四个)。但是有一个局限性:该标准最多可堆叠16个DRAM,这些DRAM具有16GB,24GB或32GB的容量,但最多只能堆叠8个64GB的设备。

高位地址位是芯片ID还是高位地址位都有限制,因此对于64GB的设备,我们只能支持8-Hi堆栈。8-Hi64GB以及16-Hi32GBDRAM堆栈将使制造商能够在未来数年内生产2TB服务器级模块,因此支持8个内存通道和每个通道两个模块的服务器CPU可以配备64个TB5DDR5内存(今天为4TB)。

由于DDR5实际上在命令/地址中嵌入了等级信息(芯片ID),而不是像前几代那样使用单独的信号,因此DDR5实现实际上可以支持多达32个等级(设备)的内存,因为我们可以拥有16个高3D堆栈记忆,模块本质上是1或2级,然后模块上的每个DRAM位置都可以支持16-Hi堆栈,因此网络为32。

由于制造上的挑战,紧凑包装的16-HiDDR5堆栈肯定不会在第一批DDR5芯片中提供。由于必要的额外制造工作,业界不太可能在DDR5中首次推出16-Hi堆栈。实际上,8-Hi堆栈可能会来得很晚。2-Hi和4-Hi堆栈的内存非常普遍,因此从一开始就意味着2、4和8级模块将非常普遍。我们不再真正将它们称为等级,而是指我们正在使用3D堆栈存储器的事实。
在这里插入图片描述

资料来源:SK海力士

为了将每个设备的容量增加到64Gb,DDR5开发人员必须增加存储库的数量来解决这个问题。为此DDR5将存储库组的数量从16个增加到32个,而每个存储库组的存储库数量保持不变(四个存储库),这允许在任何给定时间打开更多页面以提高页面点击率,仅可减轻更高的容量,但实际上可以提高系统性能,这是美光公司使用其16Gb DDR5器件测得的。

【JESD79-5之】4 DDR5 SDRAM命令描述和操作-13(refresh operation) 【代码】【JESD79-5之】4 DDR5 SDRAM命令描述和操作-13。 阅读详情

相关推荐

深入了解DRAM和SDRAM:内存带宽的计算与封装形式的奥秘

动态随机存取存储器DRAM(Dynamic Random Access Memory,DRAM)是一种半导体存储器。由于在现实中品体管会有漏电电流的现象,导致电客上所存储的电荷数量并不足以正确的判别数据,而导致数据毁损。因此对于DRAM来说,周期性地充电是一个无可避免的要件。由也正是定时刷新的特性,被称为存储器。与SRAM相比,DRAM的优势在于结构简单:每一个比特的数据都只需一个电容跟一个晶体管来处理、而在SRAM上一个比特通常需要六个品体管。

AIMing_byte的博客 2607

DDR5内存条容量计算

DDR5内存条容量计算一、理解DDR5通道的变化二、理解芯片package三、DDR5 symmetric module容量计算 之前对DDR的一些基础知识进行了总结。最近需要了解DDR5的知识,在之前文章基础上又有一些认识,所以重新开一篇,继续记录。如果对基础概念不清楚,可以查看《一步一步教你理解DDR基本原理》。 DDR5的SPD规范中(https://pan.baidu.com/s/1JTVLnR2PpFsr_qApNZZoGw 提取码: k5p7),有关于DDR5内存条容量的计算方法,如下:

百里杨的博客 1万+

DDR5内存技术的突破与未来,带你领略性能、安全与创新的全新风貌

DDR5内存无疑是当前内存技术发展的重要里程碑,从带宽的提升到安全性的增强,每一个进步都为高性能计算和数据中心等领域带来了新的可能性。然而,DDR5在物理层面、功耗、延迟等方面的挑战,仍需要在未来的技术演进中得到解决。未来的DDR6或许将会打破当前的技术瓶颈,并为下一代计算需求提供更强大的支持。在这场技术演进的道路上,内存技术将继续创新,推动计算机系统朝着更高效、更安全的方向发展。

weixin_43199439的博客 4231

SK hynix DDR5 H5CG46MEBD全芯片设计架构探秘

海力士首发的DDR5内存条为面向服务器、数据中心的RDIMM,采用全新架构,一个DIMM,两个通道。近日,我们购买了一条8GB 4800MHz海力士内存条,并获得4颗海力士DDR5芯片,型号H5CG46MEBD。该芯片采用1Gbx16架构,容量为16Gb,芯片面积8.20mm*9.20mm,金属层数5M,工艺为1Ynm,106脚FBGA封装。如果您想了解更多该芯片的相关资讯,欢迎您随时与我们联系。提到DRAM芯片,平台君第一个想到的就是韩国的三星电子,早在1992年,三星电子就成为了全球最大的DRAM厂。

Eric的博客 1772

转载-ROM、RAM存储器原理详解以及DRAM、SRAM、SDRAM 、FLASH存储器的介绍

解决rom与ram的区别问题。

qq_21952195的博客 3153

VS2017中调用gdal(C#版)的方法二(含gdal下载地址,配置过程,代码测试,超详细!!)

VS2017中gdal(C#)版的配置与测试 上次记录了直接在VS2017中下载并应用gdal的方法,这次来记录一下网上下载的安装包配置与测试的方法。 一、环境、版本及下载地址 win10,vs2017社区版,gdal2.4.4 还是像之前在Unity中应用gdal一样,最好是下载已经编译好的C#版的gdal,不然自己配置真的很容易出错,我就是这样的,下面提供不同版本的gdal下载地址: 1.GDAL2.4.4(C#版、64位): https://download.youkuaiyun.com/download/che

chengbaola的博客 1366

如何计算DDR带宽,SOC DDR选型,LPDDR5

text{带宽 (GB/s)} = 4266 \text{MT/s} \times 8 \text{bytes} \times \frac{1}{1024 \times 1024} \approx 32.5125 \text{GB/s}每颗内存芯片的数据路径宽度为64位(8字节)。\text{带宽 (GB/s)} = \text{数据速率 (MT/s)} \times \text{数据路径宽度 (bytes)} \times \frac{1}{1024 \times 1024}

xc0377的博客 5305

【实战指南】WinPE环境下360系统急救箱的病毒查杀全流程解析

本文详细解析了在WinPE环境下使用360系统急救箱进行病毒查杀的全流程。从制作WinPE启动盘到进入PE环境,再到360急救箱的深度使用和系统修复,提供了实用技巧和常见问题解决方案,帮助用户高效清除顽固病毒。

weixin_28568819的博客 538

大型计算机 内存,PC 新时代!DDR5 内存规范正式发布:最高速度达 6.4Gbps,单芯片密度达 64Gbit...

7月15日消息作为计算机内存发展的重要里程碑,今天,JEDEC固态技术协会发布了下一个主流内存标准DDR5 SDRAM的最终规范。DDR5是DDR标准的最新迭代,DDR5再次扩展了DDR内存的功能,将峰值内存速度提高了一倍,同时也大大增加了内存容量。基于新标准的硬件预计将于2021年推出,先从服务器层面开始采用,之后再逐步推广到消费者PC和其他设备。外媒anandtech报道,和之前的每一次DD...

weixin_33238848的博客 1720

2023 ICRA《Visual Language Maps for Robot Navigation》阅读笔记

视觉语言导航可以使用预先训练的现有的视觉语言模型来将图像与对象目标的自然语言描述相匹配,但它与绘制环境的过程仍然脱节,缺乏经典几何地图的空间精度。为了解决这个问题,我们提出了VLMaps,这是一种空间地图表示,它将预训练的视觉语言特征与物理世界的3D重建直接融合在一起。VLMaps可以使用标准探索方法从机器人上的视频馈送中自主构建,并在没有额外标记数据的情况下实现地图的自然语言索引。具体来说,当与大型语言模型(LLM)相结合时,VLMaps可以用于。

qq_44100524的博客 1991

大模型——Coze工作流实战:一键生成像素风格视频

本文介绍了如何利用Coze平台工作流生成像素风格心理学短视频的方法。通过创建工作流、设置变量节点、调用大模型生成文案、数据格式化处理、合成音频、生成字幕等步骤,最终实现从输入主题到生成完整视频的自动化流程。文章详细展示了每个节点的具体配置方法,包括提示词编写和数据处理脚本,为读者提供了完整的像素风格视频制作解决方案。

821

DDR理论带宽计算

DDR理论带宽计算。 DDR的理论带宽是从硬件能力角度出发,计算的是DDR的理性情况下最大的性能表现,而实际应用当中更加关注的是DDR的实际带宽,而实际带宽与读写的连续性,随机性,缓存等因素都相关。.........

HeMiJack的博客 8485

详解AXI4-Lite接口(3)--AXI4-Lite接口IP源码仿真及分析(Master接口)

通过本文您会学到:1、了解AXI4-Lite_Master接口的逻辑实现;2、加深Xilinx IP、仿真工具的使用;3、提高阅读时序图的能力。

孤独的单刀 6447

SDRAM、DRAM及DDR FLASH ROM概念详解

存储器1、RAM:2、ROM:SRAMDRAMSDRAMFLASHNOR FLASHNAND FLASHDDR 在了解其他概念之前,我们要首先知道,什么是存储器 存储器 存储器是用来存储程序和各种数据信息的记忆部件 许多存储单元的集合,按单元号顺序排列。每个单元由若干二进制位(8位 16位 32位)构成,以表示存储单元中存放的数值,这种结构和数组的结构非常相似 存储器的单元地址只有一个,固定不变,而存储在其中的信息是可以更换的 那么就简单明了了,存储器就是按照二进制来存储数据的器件,存储空间叫.

Z小旋 2万+

基于Python的电商平台商品价格监控与历史价格查询系统

随着电子商务的快速发展,消费者对商品价格透明度的需求日益增长。本文设计并实现了一个基于Python的电商平台商品价格监控与历史价格查询系统,能够自动抓取京东和淘宝商品信息,存储历史价格数据,并通过可视化界面展示价格走势。系统采用最新的异步爬虫技术、反爬虫绕过策略和现代Web框架,实现了高效稳定的数据采集与展示功能。关键词:Python爬虫、价格监控、历史价格、数据可视化、异步爬虫、电商平台实现了京东和淘宝商品信息的异步爬取,采用多种反爬虫策略提高爬取成功率;

2201_76125261的博客 682

【声纳技术】声呐时间反转镜技术:从被动聚焦到主动空间复用

时间反转镜技术以其独特的物理机制,为水声通信与声呐探测提供了一条绕过传统自适应均衡器的新路径。被动时间反转利用接收端的空间分集实现脉冲压缩,结构简洁、计算高效;主动时间反转则通过发射端预编码,将多径能量引导至目标位置,为多用户下行链路的空间复用奠定了物理基础。从Kuperman等人在海洋中首次验证声学时间反转镜,到TR-MIMO声呐的湖试验证,再到VTRM-CRK多用户通信系统的海试成功,该技术已从理论概念逐步走向工程实用。

u012133341的博客 55

DDR5 SDRAM spec (二)功能描述(核心流程与配置)

这是一张,用于描述内存芯片在不同工作阶段的状态转换逻辑,是理解内存芯片工作机制的核心示意图。

WWRui00的博客 3086

SAP 供应商寄售(VMI)完整实现方案

摘要:本文详细讲解了SAP系统中供应商寄售(Consignment)和VMI(供应商管理库存)的实现方法。核心逻辑是物料所有权属于供应商,仅在领用时才触发采购。文章包含配置步骤(物料主数据、供应商设置、定价协议、会计科目等)、端到端操作流程(收货、库存查询、领用、结算、付款)、关键差异比较(与普通采购的区别)、核心事务码和数据表。重点说明了寄售流程无需采购订单,通过信息记录维护价格,领用时才产生应付账款的特点,并提供了常见问题解决方案和VMI进阶优化建议。

金牌架构师 1047

学习笔记——SRAM、DRAM、SDRAM区别

RAM:即随机存储器或者易失性存储器,因为断电后就失去保存的数据。RAM分为SRAM和DRAM,本文介绍了二者的区别,方便选择适合应用场景的存储方案。

qq_43489868的博客 6961

Statistics and Machine Learning Toolbox

Statistics and Machine Learning Toolbox(带书签),MATLAB统计学习工具

TMS_WebGMaps_1.9.8.0_Full_Source

TMS_WebGMaps_1.9.8.0_Full_Source 全源码 delphi cbuilder

内存之RAM、SRAM、DRAM、ROM、FLASH、SDRAM、DDR*(一篇文章就懂)

内存(Memory)指的是内存存储器,又称为主存,是CPU用来直接寻址和存储的空间,它相当于一座桥梁,用以负责诸如硬盘、主板、显卡等硬件上的数据与处理器之间数据交换处理,我们可以把内存看作数据缓存区,一个高速的缓存区。内存之所以称为内存,是相对于硬盘这些外存而言,我们要用的软件数据都安装存放在外存上,但是当我们运行他们时,就需要把这些软件的数据调入内存,才能运行顺畅,因为CPU和内存间的数据交换速度远高于和外存交换速度。内存条是由内存芯片、电路板、金手指等部分组成的。

qq_58662017的博客 6104

IEM模型,地表粗糙度模拟

利用微波反演土壤水分时候,利用IEM模型可以实现对随机地表的模拟

什么是DRAM?

当今计算设备中使用了各种各样的易失性和非易失性内存单元,与静态随机存取存储器(SRAM)相比,动态随机存取存储器(DRAM)是最常用的架构之一,因为它具有成本效益。本文简要概述了不同类型的DRAM之间的主要区别,包括同步动态存取存储器(SDRAM)和各种类型双倍数据速率(DDR)。 什么是DRAM? DRAM由一系列电容器组成,旨在为随机存取存储器(RAM)存储单个比特。RAM是一种可以访问数据元素的存储器,无论其在序列中的位置如何。因此,从本质上讲,访问任何数据所需的时间是恒定的。 存取晶体管和存储

mcu0emmc的博客 2万+

OV9734 DATASHEET,完整规格书

OV9734完整规格书,包括电气参数,尺寸规格,寄存器配置表等

RAM、SRAM、DRAM、SDRAM、DDRSDRAM等之间的区别

关于SRAM、DRAM、SDRAM等这样的词条,比较容易混淆,通过查找资料做个总结。 首先看下面这张图:   RAM(random access memory)随机存储器。存储单元的内容可按需随意取出或存入,且存取的速度与存储单元的位置无关的存储器。这种存储器在断电时将丢失其存储内容,故主要用于存储短时间使用的程序。    一、根据工作原理的不同,随机

yiyiyouwo 1万+

DDR5 SDRAM简要前瞻以及DRAM DIMM和DCPMM配置指南

DRAM从上世纪70年代开始投入商用, 已经伴随我们作为主存近半个世纪, 并从上世纪90年代开始快速发展. 首先是1990年的FPM DRAM(Fast Page Mode DRAM)和1995年的EDO DRAM(Extended Data Out DRAM), 两种都为Asynchronous异步DRAM. 1993年三星发布了第一颗商用Synchronous同步DRAM芯片KM48SL200...

tianpu2320959696的博客 1万+

操作系统基础知识介绍之内存技术和优化(一)(包含SRAM和DRAM、SDRAM、GDRAMs)

使用 SRAM 可以满足最小化高速缓存访​​问时间的需要。然而,当缓存未命中时,我们需要尽快将数据从主存中移出,这就需要高带宽内存。这种高内存带宽可以通过将构成主内存的许多 DRAM 芯片组织成多个内存条并使内存总线更宽来实现,或者两者兼而有之。高带宽内存是一种利用3D堆栈工艺将多个DRAM芯片垂直堆叠在一起的内存技术,可以提供高达1TB/s的带宽,适用于高性能计算、人工智能、图形处理等领域。高带宽内存与传统的DDR内存相比,具有以下优势:体积更小,可以节省空间和成本。

欢迎交流! 1871

探索DDR5内存技术的未来:JEDEC DDR5规格说明书PDF推荐

探索DDR5内存技术的未来:JEDEC DDR5规格说明书PDF推荐 【下载地址】JEDECDDR5规格说明书PDF JEDEC DDR5 规格说明书 PDF欢迎来到DDR5技术规范的下载页面 项目地址: https://gitc...

gitblog_06643的博客 805

2 DDR5 SDRAM封装,引脚描述和寻址

在DDR4阶段是通过SPD(Serial Presence Detect)里来通知CPU来知道外接的内存进行了mirror,并且没有这么大量的管脚被mirror。SPD通常是EEPROM,存储各种配置信息。从DDR5开始引入物理管脚来管理,通知DRAM颗粒它的偶数CA和下一个奇数CA进行了swap。要做管脚mirror的原因,个人理解:应当是两rank下fly by结构的时候,为了CA信号能够尽可能地走线方便,减少stub(即线路板布线中的短线段)优化信号质量。

搞IC的小冯 4379
上一篇: FRAM的未来是更高的密度
下一篇: 静态随机存储器SRAM面临两大问题挑战
NETSOL
博客等级 码龄6年 35粉丝 154原创
评论
成就一亿技术人!
拼手气红包6.0元
还能输入1000个字符
 
 条评论被折叠 查看
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付:10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值