ZYNQ采用ISE的简单实验步骤

最新推荐文章于 2025-07-20 16:09:25 发布

原创最新推荐文章于 2025-07-20 16:09:25 发布 · 2.6k 阅读

5 ·

CC 4.0 BY-SA版权

本文详细介绍了使用PlanAhead配置硬件信息并添加PS7模块，通过配置文件AXI4-lite和32位寄存器实现硬件交互，生成并修改IP文件，最后创建TOPHDL生成bitstream的过程。在软件层面，导出硬件到SDK，创建helloworld工程，读写寄存器，最终完成FPGA的Program和Run操作。

实验步骤

一、配置硬件信息

a)         打开planAhead，创建新的工程后，在工程中Add or Create Embeded Sources，建立嵌入系统embedded子模块（子源），添加PS7（即添加PS到系统）。

b)         XPS会被启动，可以看到Zynq的配置界面。Diligent公司做好了一套配置方案，从其网站上能下载到配置文件：

c)         AXI4-lite.

d)         一个32位寄存器。

e)         生成driver。

f)         修改此IP的文件：MPD文件，rill_ip.vhd，user_logic.vhd。三个文件。

g)         将此ip添加到XPS工程。

h)         自动映射。注意port名称，ucf文件里要用。

i)         添加UCF文件，内容：ps_pl.ucf。

j)         Create TOP HDL，然后生成bitstream。

k)         导出hardware，launch SDK。

二、建立软件工程

l)         Export结束后，会自动启动SDK。在SDK里创建helloword工程。

m)         SDK编码，内容：helloworld.c。读写寄存器。

n)         Program FPGA

o)         Run AS,configure

p)         Run