Zynq学习笔记

本文记录了Zynq芯片的学习笔记,包括基于Verilog的FPGA开发、Vivado与SDK的联合应用,以及Zynq的MIO、EMIO和AXI GPIO等IO口的理解。通过学习,可以掌握如何进行PS与PL的协同操作。

摘要生成于 C知道 ,由 DeepSeek-R1 满血版支持, 前往体验 >

1、零碎知识总结

IP核: FPGA中的预先设计好、调试好的电路功能模块。【这里第一次理解到这个地步】

2 牛逼的校友博主

过年之前,争取把这个博主的文章学一遍,然后进行相关的配套算法的学习
https://www.eefocus.com/antaur/blog/16-01/376890_39201.html

3 对Zynq芯片的一些认识

(1)、Zynq可以进行完全类似于ISE的FPGA开发,使用Verilog语言或者是VHDL语言,这样进行开发,就相当于一个纯FPGA的操作(这一部分主要体现在cource_s1_Zynq的第四章 PL的“Hello World”LED实验),有机会的话,在这里深入学习一下Verilog语言。
(2)、利用Vivado和SDK进行联合开发时,首先要做的就是创建一个新的硬件平台信息,在这个硬件信息平台上在调用一些官方提供的案例,就可以进行SDK开发,实现PS联合控制PL的一系列操作。
(3)、关于Zynq的IO口的认识
  • 首先,需要注意的是,Zynq至少包括三种类型的IO口,分别是 MIO、EMIO、AXI GPIO。MIO和EMIO都属于PS上的IO口,直接由PS操作&#x
评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值