verilog HDL
关注
分享
扫一扫
u012123989
这个作者很懒，什么都没留下…
展开
-
verilog ＨＤＬ 学习的要点
总结得不错点击打开链接转载 2015-08-31 14:37:38 · 917 阅读 · 0 评论 -
ALTERA DE2 之 verilog HDL 学习笔记03 FPGA的PWM输出
PWM输出控制一个LED灯，调整输出信号的占空比即可改变LED灯的亮度。由于程序块module是并行的，所以产生时钟模块非常的方便，不再需要像单片机那样靠定时器中断。代码非常简单，一看就能明白。该程序通过调整SW0~SW4的组合状态来改变输出PWM---LEDGmodule PWM_module( input clk, input rst_n, input原创 2015-08-31 15:34:54 · 2128 阅读 · 0 评论 -
ALTERA DE2 之 verilog HDL 学习笔记04 -altera DE2 上 SRAM的读写
上学期刚学完单片机原理，所以上手DE2板子比较容易，RAM 和 ROM概念之前早已经建立。趁着打完使命召唤后有些疲倦，就写一个关于DE2板子上的SRAM的学习笔记缓解一下。+_+首先，ＤＥ２上SRAM的大小是512KB，型号为ISSI- IS61LV25616AL-10TL ,TSOP封装，原理图如下：引脚说明：这里说明下地址总线A0-A17，一共18位，2^18=256K原创 2015-09-02 20:27:17 · 3263 阅读 · 1 评论 -
ALTERA DE2 之 verilog HDL 学习笔记01 程序的并行
最近刚开始学习verilog HDL语言，正好手上有从学长那里借到的一块ALTERA DE2 的FPGA开发板。趁着假期先学习学习。由于有一些C语言基础，所以在看verilog HDL 语法时看得很快。它与C语言最大的不同就是，HDL语言有很多的module，并且这些module之间是并行的关系。但是在有些模块的内部就是顺序执行的，比如begin和always等。下面通过一个简单的led闪原创 2015-08-30 20:16:16 · 1406 阅读 · 0 评论 -
ALTERA DE2 之 verilog HDL 学习笔记02 - 数码管
由于刚上手FPGA，所以刚开始有些兵荒马乱，在网上疯狂的查找资料，结果是迷迷糊糊的。网上的那些教程啊什么的都是抄过来抄过去的，并且大多数都是抄袭的官方的英文文档，今天检查硬盘才发现友晶官方给了好多demo啊，魂淡~这第二个文章我就基于友晶的demo修改，来学习DE2上面的数码管吧。首先是数码管的原理图：由原理图可知，数码管是共阳极的，所以给一个低电平，数码管点亮。首先对照上图将原创 2015-08-31 09:45:32 · 3073 阅读 · 0 评论 -
ALTERA DE2 之 verilog HDL 学习笔记05-FPGA UART RS232
设计最简单的RS232通信逻辑，FPGA实现将接收到的数据会发出去，总共两个数据传输引脚，一收一发。将此通信模块分为三个部分：1、波特率控制模块2、发送模块。3、接收模块下面是代码部分：//Baud_Counter.vmodule Baud_Counter ( // Inputsinput clk,input reset,input reset_counters,原创 2015-09-05 10:11:19 · 3266 阅读 · 1 评论