Juice_Synopsys-优快云博客

tech.db最接近“正式 PDK 标准”的是 Si2 的。OPS 1.2 能描述 layer、grid、connectivity、display、版本、device parameters，并生成或支持，但 OpenPDK Coalition 已在 2014 年归档，现代 foundry PDK 并没有全部收敛到这一套公开格式。

2026-08-26 22:28:14 426

原创【IC】PDK金属层厚度怎么看

可以先做THICKNESSStarRC 的grdgenxo支持把 NXTGRD 中保存的原始 ITF 命令导出来；但如果 Foundry 对某些字段或整个 section 做了加密，导出结果仍然是加密字符串，不是解密后的数字。

2026-08-14 13:38:06 224

共享内存的大小取决于所使用的 GPU 架构。由于共享内存和 L1 缓存共享同一物理空间，因此使用共享内存会减少内核可用的 L1 缓存大小。此外，如果内核未使用共享内存，则整个物理空间将全部用于 L1 缓存。CUDA 运行时 API 提供了一些函数，可以按 SM 和线程块查询共享内存大小，这些cudaGetDeviceProperties函数需要检查cudaDeviceProp.sharedMemPerMultiprocessor设备cudaDeviceProp.sharedMemPerBlock属性。

2026-08-09 16:29:53 267

原创【AI】CUDA编程中的维度

但这不是硬性要求。更准确地说：CUDA 的一维、二维、三维只是给 thread 和 block 提供一种方便的“坐标编号方式”。GPU 硬件最终仍然会把 block 内所有线程线性排列，再按每 32 个线程组成 warp 执行。CUDA 官方也明确说明：grid 和 thread block 都可以是一维、二维或三维，这些维度主要用于简化“线程与数据/任务之间的映射”。多维 block 本身不会凭空提高性能。

2026-08-09 15:51:28 162

原创【AI】CUDA的新编程模型：tile编程模型的好处

CUDA Tile 的主要价值，是让程序员从手工指定 block 内每个 thread/warp 如何搬数据、计算和同步中释放出来，改为描述 tile 级的数据与运算；编译器负责把 tile primitive 映射到具体线程、寄存器、shared memory、Tensor Core 和 TMA。workload 如何切 tiletile 多大grid 如何组织数据布局是什么tile 之间如何循环与复用选择什么算法和 dataflow程序员设计并行算法与 tile mapping。

2026-08-09 14:35:03 327

原创【AI】CUDA的新编程模型：tile编程模型

vectorAdd是 CUDA 13.3 新增的，不是传统 SIMT 代码里用 shared memory 手工做 tiling，也不是。在传统 SIMT 中，你写的是“在 CUDA Tile 中，你写的是“”，由编译器把 tile 操作映射到具体线程。CUDA Tile C++ 使用和；host 端的cudaMalloccudaMemcpy等代码不变。

2026-08-09 14:10:48 510

原创【AI】CUDA kernal核函数的由来

并不是“所有在 GPU 上运行的函数都叫 kernel”。在 CUDA C++ 中：函数才是 kernel entry point，也就是可被 launch 的并行执行入口；函数虽然也在 GPU 上执行，但只是由某个已经运行的 GPU 线程调用的辅助函数，不会独立产生一个 grid。NVIDIA 当前文档也明确把描述为 kernel 的入口点，而把描述为由其他 device/global 函数调用的设备函数。(NVIDIA Docs)所以更准确的关系是：2. 这个词在 CUDA 之前就存

2026-08-09 11:35:31 333

原创【AI】rerank模型的打分跟余弦相似度计算有什么区别？

当然，通用 reranker 不一定真正懂 TSMC N5 rule 的专业含义，但它通常比单纯 cosine 更擅长判断 query 和 chunk 的逐词、逐条件匹配关系。典型 reranker 模型内部会让 query token 和 chunk token 互相交互。它和第一轮向量检索没有本质区别，只是使用场景变了：不是从全库 ANN 检索，而是在已有候选里重新计算向量分数。所以 reranker 的 score 不是人手设计的公式，而是模型内部经过大量训练后学出来的。

2026-06-04 10:05:47 396

原创【AI】reranker模型是干啥用的？

它不负责生成答案，也不负责给全库建索引。

2026-06-04 09:57:22 277

原创【AI】embedding模型是干啥用的？

RAG 系统会把你的 Innovus user guide、PDK、design rule 文档切成很多 chunk，然后对每个 chunk 生成 embedding 向量，存进索引里。Qwen3 Embedding 系列是专门面向 text embedding、retrieval 和 reranking 的模型系列，并且提供 0.6B、4B、8B 等不同大小。这说明在 RAGFlow 里，embedding 不是可有可无的“附属设置”，而是知识库索引的基础。Embedding 模型不是用来聊天的。

2026-06-04 09:55:41 469

原创【IC】innovus timing summary parser

用法：该脚本.py xxxx.summary.gz -o result.json。

2026-04-23 19:57:59 163

原创【python】PDF文件翻译

这也是你本地最容易复现、最省钱、效果最稳的一种做法。

2026-04-15 10:10:30 651

原创【IC】综合AST示例

AST 就是“把 RTL 源码翻译成一棵树形的语法/语义表示”，它仍然保留modulealwaysif<=这些源码层次；它还不是电路网表，但已经让综合前端可以系统地做 simplify、符号解析、位宽解析，再继续降成 RTLIL、mux/dff 和 AIG。

2026-04-06 00:13:06 457

原创【IC】综合的具体过程示例

n1 = a + bn2 = q + 1这里的sel=1选xsel=0选yn1是“加法结果”n2是“自增结果”n3是“en 控制下二选一”n4是“rst 控制下二选一”q_next是最终下个周期要写入的值。

2026-04-05 23:59:27 444

原创【AI】创建 claude code cli 风格的欢迎界面

使用 “Test All” 功能，找到最接近你想要的那种块状风格，复制下来，作为一个多行字符串（Triple-quoted string）放进 Python 代码中，然后用 Rich 赋予它 #d07354 颜色。尝试使用 Sub-Zero、ANSI Shadow、Cyberlarge 或 Blocks 字体，claude code cli欢迎界面使用的就是ANSI Shadow字体。你可以去一些专业的 ANSI Art 网站生成文本，然后直接把生成的字符串复制到代码里。

2026-03-18 15:13:22 238

原创【IC】芯片设计的复位策略

在芯片设计中，是一种非常经典且高可靠的系统级复位管理策略。这种机制的核心目的，是为了。

2026-03-13 10:45:05 505

原创【AI】LLM上下文拼接

在底层，。这意味着对大模型来说，你的每一次 API 调用确实都是一个刚刚经历过记忆清除的“新窗口”。既然大模型每次都会失忆，那么我们在网页版里体验到的“上下文连贯”是怎么做到的呢？答案在于。

2026-03-11 19:27:47 273

原创【AI】LLM的上下文窗口长度

当历史 Token 数量达到某个阈值（比如 180K）时，程序会在后台偷偷调用一次 API，让模型把之前的长篇对话。

2026-03-11 17:13:15 810

原创【AI】深度解析OpenClaw智能体循环（Agentic Loop）：底层运行机制、ReAct演进与多智能体协同架构

人工智能系统正在经历从“被动响应的聊天机器人（Chatbot）”向“能够自主推理、规划并操作物理与数字环境的自主智能体（Autonomous Agent）”的根本性范式转变。在这一技术演进的浪潮中，OpenClaw作为一个在2026年初短短六十天内迅速突破15.7万GitHub Star的开源智能体网关平台，提供了一个极具代表性且被广泛验证的工业级参考架构。

2026-03-11 16:18:05 2352

原创【IC】grid check 电阻检查

指的是。在芯片物理设计中，供电网络是以“三维网格”的形式存在的。工具检查的核心对象是这个，而“电阻高低”只是衡量这个网格结构是否健康的最关键指标。

2026-03-11 14:09:22 320

原创【IC】innovus的Multi-tap CTS流程

multi-tap CTS功能能够在clock tree spec中存在一个或多个时钟树源（clock tree source）的group。clock_tree_source_group配合多个clock_tree定义，声明这些时钟树源头是逻辑等价的，sink可以自由的、可交换的挂在这些源头下。每个tap驱动都有一个clock_tree定义，最常见的是定义一个generated clock tree。

2026-03-09 20:01:56 726 1

原创【IC】同步FIFO和异步FIFO

异步FIFO是为了解决。

2026-03-04 18:51:13 254

原创【IC】glitch violation

报 Delay 是因为信号“迟到/早退”了，算的是。

2026-02-28 14:44:43 385

原创【IC】clock SI为什么会对应一个延时？

噪声是电压波动”。当这种电压波动发生在信号翻转的过程中时，它改变了信号到达阈值电压的速度，在时间轴上的投影，就变成了实实在在的“延时（Delay）”。

2026-02-28 14:42:27 629

原创【IC】数字后端设计的timing margin window

我们将计算一个 Register-to-Register 路径的 Timing Window。我们将引入 OCV Derate（片上偏差系数）和 CPPR（CRPR），因为如果不算这两个，Common Path 和时钟树长度就没有意义了。即：在SS下，我的组合逻辑（Logic）最长能跑多少（Setup Limit），最短必须跑多少（Hold Limit换算回SS）。算出这个值不是为了写报告，而是为了指导 Floorplan 和 Timing Signoff 策略。四、算出这个值之后怎么用？

2026-01-23 16:52:45 845

原创【IC】多die设计的bump和TSV规划方法

https://www.synopsys.com/content/dam/synopsys/resources/multi-die/bump-tsv-planning-for-multi-die-designs-wp.pdf

2026-01-04 10:43:12 166

原创【IC】什么是芯片间接口 -- die 2 die interface

芯片间接口是一种功能模块，用于在同一封装内组装的两个硅芯片之间提供数据接口。芯片间接口利用极短的通道连接封装内的两个芯片，从而实现远超传统芯片间接口的功率效率和极高的带宽效率。芯片间接口通常由物理层 (PHY) 和控制器模块组成，可在两个芯片的内部互连结构之间提供无缝连接。芯片间 PHY 采用高速 SerDes 架构或高密度并行架构实现，这些架构经过优化，可支持多种先进的 2D、2.5D 和 3D 封装技术。芯片间接口是推动行业从单芯片SoC设计向多芯片SoC封装转变的关键因素。

2026-01-04 10:37:42 1100

原创【AI】MCP和Skills

只需要把它们放到 Claude Desktop 的配置里，你的 Claude 就能瞬间学会“查你的资料”这个技能了。

2025-12-26 15:16:16 667

原创【AI】MCP、A2A和Skills：Agentic AI的最核心基础设施

底层用 MCP：先把公司里的数据库、Slack、Jira 全部变成 MCP Server，让 AI 能连得上。中间层用 Skills：编写各种 Skills（如“自动报修 Skill”、“周报生成 Skill”），把业务逻辑教给 AI。顶层用 A2A：搞一堆不同角色的 Agent（客服、运维、财务），用 A2A 协议把它们连成一个网，让它们自己开会解决问题。

2025-12-26 15:14:58 1196

原创【IC】能效 2

层面指标名称公式适用人群宏观 (服务器)SPECpower数据中心运维、采购中观 (极客/评测)Cinebench 分/瓦硬件发烧友、评测媒体微观 (芯片设计)EDPP×t2P×t2芯片架构师策略 (移动端)1 / (Power×\times×Time)操作系统调度优化 (OS Scheduler)

2025-12-25 15:55:56 796

原创【IC】能效

应用场景关键能效指标典型单位关注点边缘 AI (手机/IoT)TOPS/WTOPS/W电池续航，发热控制数据中心 (训练)FLOPS/WTFLOPS/W电力容量限制，散热成本生成式 AI (推理)Token 能效单次服务成本 (Cost per query)芯片研发操作能耗pJ/MAC架构优劣，工艺制程 (如 3nm vs 5nm)AI 芯片的能效不再是单纯看“跑得有多快”，而是看**“搬运最少的数据，用最低的精度，算出用户满意的结果”**。

2025-12-25 15:51:40 1605

原创【IC】功耗和能耗

能耗（能量消耗）取决于和两个因素。仅知道功率是 1mW（1毫瓦），无法直接得出一个固定的能耗数值，必须指定持续运行了多长时间。

2025-12-25 15:49:57 1318

ICCCS和NLDM延时模型

2025-12-04

Practical problems in VLSI physical design automation

Sung Kyu Lim - Practical problems in VLSI physical design automation-Springer (2008)

2025-04-25

Hardware Architectures for Deep Learning

内容概要：本文系统地探讨了针对卷积神经网络（CNN）和其他神经网络模型的硬件加速器设计与优化方法，特别关注降低功耗、提高运算速度和减少存储访问量。文中深入剖析了几种关键的技术手段，如FPGA上的低延迟推理加速器设计、多核心并行计算、计算复用以及内存带宽复用等。此外，书中还介绍了一些经典的CNN模型如AlexNet、VGG和ResNet的应用和发展历程，展示了它们从最初的简单结构演变为如今高度复杂的架构的过程。最后，探讨了二值神经网络（BNN）的发展及其面临的挑战，并提出了一些可能的改进方向。适合人群：从事嵌入式系统、FPGA加速器设计的专业技术人员，尤其是那些希望深入了解卷积神经网络及其他AI应用背后的硬件支撑的研究者。使用场景及目标：帮助读者掌握如何通过创新性的硬件设计来支持日益复杂的人工智能任务。具体来说，可以应用于需要高效能低能耗计算能力的实际产品开发当中，比如智能监控设备、移动终端设备以及物联网边缘计算节点等。此外也可以作为高校或者科研院所相关专业学生的参考资料。阅读建议：由于本书涉及多个学科领域的交叉融合，因此推荐先了解基础概念，再逐步跟随章节内容探索高级特性；同时鼓励实验操作验证理论知识点，以加深理解和促进实际项目应用中的迁移能力提升。

2025-01-21

Efficient Processing of Deep Neural Networks

This book provides a structured treatment of the key principles and techniques for enabling efficient processing of deep neural networks (DNNs). DNNs are currently widely used for many artificial intelligence (AI) applications, including computer vision, speech recognition, and robotics. While DNNs deliver state-of-the-art accuracy on many AI tasks, it comes at the cost of high computational complexity. Therefore, techniques that enable efficient processing of deep neural networks to improve key

2025-01-21

空空如也

TA创建的收藏夹 TA关注的收藏夹

TA关注的人

ICCCS和NLDM延时模型

Practical problems in VLSI physical design automation

Hardware Architectures for Deep Learning

Efficient Processing of Deep Neural Networks

IC3D blox：3DIC设计新范式

EDAfloorplanning

巴西坚果效应，描述了巴西坚果效应在带电胶体系统中的特性

DTCO，使用ML方法获得最佳的工艺recipe、std cell等等

EDAhmetis使用手册

CCF芯片大会芯片知识集

山东大学物理学院2010年基地班 力学 期末考试试题

MSP430G2553 DAC+ADC 简单应用，用nokia 5110显示 CCS6.0编写

Altium designer 18- PCB Logo Creator

求职简历集合

区块链资料礼包

FPGA/ASIC高性能数字系统设计_part2

诺基亚5110显示屏 MSP430G2553实例程序 CCS6.0编写

FPGA/ASIC高性能数字系统设计_part1

空空如也

山东大学物理学院2010年基地班力学期末考试试题