ARM嵌入式实时系统(RTOS) 中通过页表关闭DCACHE的方法

置顶

papaofdoudou

已于 2023-12-30 12:28:22 修改

阅读量1.1k

点赞数 7

CC 4.0 BY-SA版权

分类专栏：嵌入式系统内存管理文章标签： arm linux

于 2021-05-09 15:09:21 首次发布

本文链接：https://blog.youkuaiyun.com/tugouxp/article/details/116546504

本文介绍了在ARM Cortex-A7的实时系统(RTOS)中，如何通过页表来关闭数据缓存(DCACHE)。文章详细讨论了启用CACHE的依赖条件，特别是ACTLR.SMP的重要性，并展示了在ACTLR.SMP为0时执行ldrex/strex指令会导致异常。同时，文章还阐述了页表项如何建立非CACHE映射，以及内存区域的不同属性设置。

摘要生成于 C知道，由 DeepSeek-R1 满血版支持，前往体验 >

现在的嵌入式实时系统规模越来越大，很多在linux中使用的特性，例如虚拟内存管理，动态加载等功能也加入进来，进一步增加了RTOS开发的难度．在应用开发中，和cache相关的同步问题有两个，一个是flush操作，另一个是invalidate操作，有时候为了确认问题是否和cache同步有关，需要关闭dcache来验证．这里介绍一种经过验证过的通过页表项关闭DCACHE的实践。

Cortex-A7中启用cache的依赖条件:

在启用cache前，需要设置ACTLR.SMP=1，它表示“Enables coherent requests to the processor", 即使是在单核Cortex-A7上也是如此，详细的解释看arm官方回复：

Even in a single core Cortex-A7 processor the ACTLR.SMP bit must be set. The caches are disabled when ACTLR.SMP is set to 0 regardless of the value of the cache enable bit (SCTLR.C).

It must ensure the ACTLR.SMP bit is set to 1 before the caches and MMU are enabled, or any cache and TLB maintenance operations are performed. The only time this bit is set to 0 is during a processor power-down sequence.

最低0.47元/天解锁文章