用VHDL设置引脚刚上电的状态

        我用的EPM3128ATC100-10这个芯片，这个芯片输出脚或者输入输出脚默认的上电状态都是高电平，在quartusII里好像不能找到引脚初始状态的设置，我在程序里这样写，感觉方法很土，但确实解决了问题，我随便找了个引脚作为rst，实际我的芯片里是没用到复位引脚的，刚上电的瞬间这个引脚应该为高电平，然后才变成低电平，这是一个下降沿，程序如下：

       

1.     process(rst, data)
2.     variable flag:boolean;
3.     begin
4.         if(rst = '0' and rst'event) then
5.             flag := true;
6.         else
7.             flag := false;
8.         end if;
10.         if(flag) then
11.             data <= (others => '0');
12.         else
13.             ....
14.         end if;
15.     end process;

        我也试过全局变量，然后设个初值，但程序烧到芯片里之后初值好像就不起作用了，以上是我的方法，欢迎大家提意见。