基础恶补

一.根据PLD内部结构，可分为两种。
1.基于乘积项结构的PLD器件：任何组合逻辑电路都可以用“与或表达”。任何时许电路又都可以由组合电路加触发器组成。因此可以说与或阵列加触发器结构可以实现任何数字逻辑电路。该结构PLD主要结构是与或阵列。
输出缓冲电路（用于输入原变量和反变量），与阵列和或阵列（主体，可以实现各种逻辑）以及输出缓冲电路（可输出逻辑信号和时许信号）组成。
掉电后不会丢失配置数据，器件规模小于5000门。
2.基于查找表的PLD器件：
可以规模做的大一些。物理结构基于静态存储器（SRA）和数据选择器（MUX），通过查表方式实现函数功能，函数值放在SRAM，SRAM地址线即输入变量，不同输入通过MUX找到函数值并输出。理想情况下，增加输入线和扩大存储容量，就可以实现任意输入变量的函数。但是由于存储器的成本问题，2**n。一般多余5个输入变量的逻辑函数由多个查找表通过组合和级联实现。

总结：前者实现复杂逻辑困难，后者可实现大规模逻辑。绝大多数FPGA器件都是通过查找表结构实现的。掉电后丢失数据，因此需要挂上非易失配置器件存储配置数据。

二.基于PLD的数字系统设计流程：
1.主要分为4阶段：原理图和HDL文本，功能仿真，时序仿真，在线测试

原理图：使用原件符号来描述设计。用于描述连接关系和接口关系。当输入是较为复杂的逻辑结构和元件库中不存在的模型时，采用此方式不合适。

HDL文本输入：用hdl语言实现，然后用软件综合，变为某种目标文件，最后下载到PLD器件具体实现电路。

综合：抽象层次从高到低的过程。算法表示或者行为描述到寄存器传输级（从行为到结构），然后时从寄存器传输级到逻辑门级（即逻辑综合），从逻辑门到PLD器件的配置网表（通过配置网表实现基于PLD的系统实现）。综合器就是把hdl语言转换为由与或阵列，ram,触发器，寄存器等逻辑单元组成的电路网表。

布局布线：将电路网表映射到具体的PLD器件，得到下载文件的过程。将产生以下文件：芯片资源耗时报告，延时网表结构，器件编程文件（sof,jam,bit）

下载：将编程文件下载到PLD过程（pld内部的查找表会按照编程文件的要求变化）

仿真：即模拟，对设计电路功能的检验。包含验证功能是否正确，各部分的时序配合是否准确。功能仿真：不考虑信号等时延等因素。时序仿真考虑到了不同器件间的延迟不同，因此不同布线方案可能性能就不同。

总结：首先HDL语言编码，然后仿真，其次综合（生成电路网表），其次布局布线（由电路网表映射到FPGA，即生成编程文件），下载（实现）